摘要：介绍了一种适用于 Bluetooth发接器的 ,可以单片集成的倍频式压控振荡器 ( VCO)。这种 VCO由两部分组成 ,主 VCO的振荡频率是所需本振频率的一半 ,然后采用“注入锁频”原理对主 VCO的振荡频率进行倍频以产生本振信号。主 VCO和倍频电路都使用了片上集成螺旋电感 ,调谐用的变容元件使用 PMOS晶体管实现。经过版图设计和后仿真 ,在 TSMC0 .35 μm数字 COMS工艺 ,3.3V电源电压下 ,该 VCO在 2 .4GHz中心频率附近可以达到的相位噪声指标为 -1 2 5 d Bc/Hz( 60 0 k Hz) ,在输出摆幅为 60 0 m Vp- p时 ,功耗为 2 2 m W。

摘要：介绍了采用0．35μmCMOS工艺实现的单边带上变频混频电路。该混频电路可用于低中频直接混频的PCS1900（1850～1910MHz）发射器系统中。电路采用了multi—tanh线性化技术．可以得到较高的线性度。在单电源＋3．3V下，上混频器电流约为6mA。从上混频电路输出级测得ⅡP3约8dBm，IP1dB压缩点约为0dBm。

摘要：提出了一种在标准数字 CMOS工艺条件下 ,提高片上螺旋电感性能的实用方法 ,以及在缺少双层多晶硅电容的情况下 ,可以大大节约芯片面积的一种电容实现方法 .介绍了这两种方法在电路设计中的一种应用 ,即利用0 .35 μm1P4 M标准数字 CMOS工艺实现的、单片集成的 L C压控振荡器 .

摘要：介绍了一个使用片外阻抗匹配网络的两级AB类功率预放大器并采用0.35μm CMOS六层金属工艺实现.电路在3.3 V电源电压下工作,静态电流为18 mA.测得功率预放大器具有10 dB的功率增益,最大有6 dBm输出功率到50Ω负载,并且在1.9 GHz频率处获得了很好的线性度:输出三阶截点OIP3为9.4 dBm和输出1dB压缩点OP1dB为-0.6 dBm.

摘要：介绍了一个基于0.35μm CMOS 6层金属工艺,采用片外阻抗匹配网络的两级AB类功率预放大器。电路在3.3 V电源电压下工作,静态电流为18 mA。测得功率预放大器的功率增益为10 dB,最大有6 dBm输出功率到50Ω负载。采用片上线性化技术,功率预放大器在1.9 GHz频率获得了很好的线性度:输出三阶截点OIP3=9.4 dBm,输出1 dB压缩点OP1 dB=-0.6dBm。

摘要：在 Razavi模型和 Weigandt模型的基础上 ,提出了一种改进的差分环型振荡器相位噪声模型 .新模型考虑了环振非线性对相位噪声的影响 ,从新的角度讨论了相位噪声的三种发生机制和影响 ,讨论了闪烁噪声的优化方法 ,得到了新的相位噪声模型 ,并依此着重分析了对管尺寸和环振级数对相位噪声的影响 .最后 ,分析了低噪声设计的一些原则 .采用 CSM0 .35 μm工艺进行了流片验证 。

摘要：设计实现了一种基于SMIC 0.18μm CMOS混合信号工艺的4阶有源RC低通滤波器(LPF)。该LPF同时满足GSM和WCDMA的带宽性能,并且在两种模式下有元件最大的共享度。由于GSM和WCDMA的带宽存在很大的差异,给滤波器的设计带来了很多问题,例如噪声与线性度,功耗和面积等之间的平衡。该滤波器具有高线性度的特点。

摘要：介绍了一种用于频率综合器的2 .4GHz CMOS注入锁频倍频器的设计和实现.从理论上重点分析了模拟倍频器的锁频范围和相位噪声特性.当电源电压为3 3V,输入信号为400mV时,电路输出幅度为1. 04V,功耗为4. 95mW,未经电容阵列补偿时倍频器的锁频范围达到113 .7MHz.电路应用在单片集成的蓝牙发接器中,通过频率测试验证了电路功能的正确性.

摘要：介绍了一种适用于DCS 1800系统的压控振荡器的设计,中心频率为3.6GHz.分析并比较了三种降低相位噪声的方法并进行了仿真验证,然后阐述了3.6GHz压控振荡器器件尺寸的优化分析.采用电感电容滤波技术降低相位噪声,在偏离中心频率600kHz处,仿真得到相位噪声为-117dBc/Hz,调谐范围达到26.7%.VCO电路在1.5V电压下工作,静态电流为6mA.

摘要：介绍了一个多模分频器的设计。为了提高工作速度,采用吞脉冲(pulse-swallow)结构,并且两个计数器均采用改进的检测与置数逻辑;但经过分析,发现在吞脉冲结构下,采用该改进逻辑会存在时序问题。文章提出一种解决方法。经SpectreRF模拟,在SMIC 0.18μm CMOS工艺条件下,最高工作频率可达3.7 GHz,消耗电流1.4 mA,芯片版图面积150μm×130μm。