摘要：采用通用高速DSP设计了一种先进而又适用面广的视频编码器 ,该编码器不仅可适应不同信道、可压缩多种不同大小的灰度 /彩色图像、环境适应能力强 ,而且灵活性高、可扩展性好 ,易于形成性能不同、压缩算法不同的系列化产品 .为了提高编码器整体性能 ,由FPGA完成压缩的一些预处理工作 .针对TMS32 0C6 0 0 0DSP的VLIW体系结构和存储资源限制以及MPEG压缩算法要求 ,从软件结构、数据传输和源代码多方面进行了优化 .给出了一套解决高速DSP与SDRAM互联时信号完整性和时序匹配问题的方法 .

摘要：CDF9/7小波的复杂系数是限制其快速实现的主要因素。该文构造了新的含参双正交提升小波模型,并利用能量集中性法则和迭代搜索算法提出一种压缩性能与此相当适合移位操作的有理数小波基。新小波基在硬件实现时可用一次移位和加法运算代替乘法运算,运算量仅为原来的25%,且无需考虑位长对精度的影响。一维小波4级流水架构已通过FPGA验证,与同类设计相比,减少一半的资源消耗量,并且大幅提高系统的工作频率。

摘要：分析了视频压缩技术的应用及发展趋势,考虑到视频压缩算法多种多样而且愈来愈复杂,设计了一种高性能通用网络视频压缩编码器硬件平台,以满足现在和将来发展的需要。首先提出了系统设计原则和目标,然后给出了视频压缩部分、网络传输部分及其接口的设计,最后总结了该网络视频压缩编码器硬件平台的特点和意义。

摘要：MQ编码算法的高复杂度、低吞吐率严重制约其应用。本文在分析连续码流编码更新规律的基础上,利用滑动窗口机制和概率统计规律预测区间变化,减少并行数据间的关联,设计出三种不同并行度的MQ编码VLSI结构,并在FPGA芯片上进行优化实现。实验结果表明,与单输入MQ编码器相比,三种结构能在不影响器件工作频率和编码效率的情况下,不同程度的提高系统的处理速率,为MQ编码的大规模应用提供了广泛的选择空间。

摘要：在高速数字电路设计中,信号在印刷电路板(PCB)上的传输延时对于电路的时序影响已不容忽视。详细分析并推导了高速数字信号处理器(DSP)与同步动态随机存取存储器(SDRAM)之间各信号的传输延时约束关系;通过一个实例,给出了应用约束条件的具体方法。

摘要：遥感图像数据量大,而且不断增加,一般要求实时处理。针对这一特点,提出了基于4-DSP的积木式硬件体系结构来解决这一问题,并设计实现了高性能的遥感图像压缩原理样机。充分利用近邻居、远邻居和父子系数间的多种相关性进行预测,压缩算法性能优于SPIHT和JPEG2000,并被移植到原理样机上。最后,指出了系统应改进的方向。

摘要：自举系统在并行系统研发中占有重要地位。在分析和比较单DSP自举原理的基础上,设计并实现了一种应用在多处理器平台的混合模式自举系统。该系统采用嵌套架构结合EPROM和链路口这两种加载模式,成功实现了单Flash芯片引导多处理器间的不同应用程序。与单一模式的EPROM自举系统相比,降低开发成本、减少功耗,提高了系统的可靠性和扩展性,为多DSP的大规模集成提供了广阔的应用前景。

摘要：视频编码器是数字化网络视频监控系统中的核心,其实现方法多种多样。介绍了用TI公司的TMS320C6000系列高速DSP实现的既灵活又抗恶劣环境的嵌入式视频编码器,指出了在设计过程中遇到的关键问题及解决方法。

摘要：在高速数字系统设计中,信号完整性(SI)问题以及互连延迟引起的时序问题至关重要。详细分析推导了高速数字系统中各信号的信号完整性和传输延时约束关系,通过一个实例,给出了如何应用约束条件的具体方法。