摘要：针对嵌入式领域低开销、高性能的应用需求,设计一种基于RISC-V开源指令集架构的32 bit微处理器。采用顺序发射、顺序执行、乱序写回的五级流水线结构,实现了整型和乘除法指令集模块组合。为了应对流水线冲突,处理器采用动态分支预测技术,设计数据相关性控制和乱序写回机制。使用Verilog进行设计并采用先进高性能总线(AHB)和高级外围总线(APB)为互联总线协议构建片上系统(SoC)。在仿真环境下通过编写RV32IM汇编指令测试程序,完成对处理器逻辑功能的验证。在Vivado综合工具下添加时序约束和物理约束条件后,对处理器代码进行逻辑综合并分析处理器硬件资源利用情况,最后将综合生成的码流文件下载到Xilinx Artix-7(XC7A200T-2FBG484I)现场可编程门阵列(FPGA)开发板中并以50 MHz的主频运行CoreMark程序,CoreMark跑分达到3.25 CoreMark/MHz。实验结果表明,处理器性能跑分与ARM Cortex-M3系列处理器基本持平,在各项技术对比指标相同的前提下,所设计的处理器跑分均优于RISC-V处理器对比项。所设计的处理器逻辑功能正确,使用较低的硬件开销,取得相对较高的性能指标,适用于成本受限的高性能嵌入式应用领域。

摘要：提出了一种针对高速中精度模数转换器的增益数模单元电路优化设计,满足8位80MS/s流水线模数转换器的要求.通过优化设计一种改进传输门开关,提高了增益数模单元电路的线性度;针对高增益两级宽带运算放大器,提出了一种宽带运算放大器优化设计方法,能有效地优化运算放大器的建立时间和功耗;优化设计了一种高速低功耗动态比较器,在提高速度方面具有优势.基于0.18μm 1.8V CMOS工艺完成了增益数模单元及8位80MS/s流水线模数转换器的流片验证,测试结果表明,在80MHz采样频率下,输入信号频率为35MHz时,模数转换器的信号噪声失调比为48.9dB,有效位数为7.83位.

摘要：针对分段电流舵数/模转换器(Digital-to-Analog Converter,DAC),通过理论分析和推导,研究电流源阵列系统失配误差和寄生效应对非线性的影响,采用电流源阵列Q^N旋转游走版图布局方案,能够减小电流源系统失配的一次误差,而且版图布线简单,由寄生效应引起的电流源失配较小,利于DAC非线性的优化.基于0.18μm CMOS,采用"6+4"的分段结构,设计了一种10位500MS/s分段电流舵DAC,流片测试结果表明,在输入频率为1.465MHz,采样速率为500MS/s的条件下,无杂散动态范围(Spurious Free Dynamic Range,SFDR)为64.9dB,有效位数(Effective Number of Bits,ENOB)为8.8 bit,微分非线性误差(Differential Non-linearity,DNL)和积分非线性误差(Integral Non-linearity,INL)分别为0.77LSB和1.12LSB.

摘要：为了满足全球定位系统(global positioning system,GPS)掩星探测系统对信号群延时抖动低、稳定性高的要求,设计了一种用于掩星探测系统的低噪声放大器。通过设计π型衰减电路,改善放大器级间匹配,选用介质滤波器,减少群延时抖动,选用单片微波集成电路(monolithic microwave integrated circuit,MMIC)放大器芯片,减少设计难度。实际测试结果表明,在-70℃环境下设计的增益达到28±1 dB,噪声系数小于1.6 dB,平坦度小于±0.2 dB,通带内群延时抖动小于0.6 ns,且全频段稳定,能够满足掩星探测要求。

摘要：对高速中高精度奈奎斯特采样数模转换器(analog-to-digital converter,ADC)结构进行分类阐述。详细分析逐次逼近型、流水线型、流水线逐次逼近型以及压控振荡器型ADC结构的工作原理、优缺点以及应用范围。通过对近3年的热门研究现状分析和总结,给出4种结构的研究现状、研究趋势和未来发展方向,以期为高速应用背景下ADC结构选取和设计提供一种选择分析思路。