摘要：针对16位乘法器运算速度慢、硬件逻辑资源消耗大的问题,采用华莱士树压缩结构,通过对二阶布思算法、4-2压缩器和保留进位加法器的优化组合使用及对符号数采用合理的添、补、删策略,实现16位符号数快速乘法器的优化设计。该乘法器采用SMIC 0.18μm工艺标准数字单元库,使用Synopsys Design Compiler综合实现,在1.8 V,25℃条件下,芯片最大路径延时为3.16 ns,内核面积为50 452.75μm2,功耗为5.17 mW。

摘要：对于维特比译码器设计与实现时速度的制约问题,通过优化加、比、选各单元模块结构,采用模归一化路径度量值和全并行的ACS结构,简化了ACS硬件实现的复杂度并极大地提高了运算速度,为了提高数据吞吐率,幸存路径存储与回溯单元使用4块SRAM优化数据的存储、回溯和译码。利用TSMC0.18逻辑工艺,实现了一种回溯度为64、3bit软判决的(2,1,7)维特比译码器,在1.98V,125℃操作环境下,使用DesignCompiler逻辑综合后静态时序分析,显示数据最大吞吐率为215Mb/s,Astro自动布局布线后的译码器芯片内核面积为1.56mm2,功耗约为103mW。

摘要：传统的讲授型教学模式虽然可以帮助法科学生更好地掌握基础知识,但却很难培养学生形成法律职业所需的各项实践能力,实践教学已成为法学教育改革的当务之急。为进一步增强实践教学效果,有必要在刑事法教学中引入"情景式教学"。情景式教学模式下的案例教学区别于以往传统的案例教学方法,更能培养学生形成法律职业所需的各种实践能力。

摘要：针对海事系统基层执法人员的工作性质和特点,对绩效评估的基本方法进行选择,通过对绩效评估具体方法的优缺点比较分析,设计了绩效评估方法的优化组合方案,提出了绩效评估方法的实施步骤。旨在提高基层执法人员绩效评估工作的实效,激励基层执法人员的工作积极性,提高工作效率,为科学的人事管理决策提供依据。