摘要：在PLL电路设计中，压控振荡器设计是电路的关键模块，按类型又主要分为LC震荡器和环形振荡器两种，其性能直接决定了相位噪声、频率稳定度及覆盖范围。文章介绍了一款1．8GHz的基于交叉耦合对LC结构的低噪声CMOS压控振荡器的设计，并对调谐范围、相位噪声以及电路起振条件等做了分析讨论。该设计采用0．18um6层金属CMOs-r艺制造，模块面积为0．3mm2，电路经过CadenceSpectreRF仿真，VCO的输出范围为1594-2023MHz，中心频率1．8GHz输出时相位噪声为一118dBc／Hz@600kHz，1．9GHz输出时相位噪声为-12ldBc／Hz@1600kHz。结果表明该VCO设计达到了较宽的频率覆盖范围和较低的相位噪声，可以满足低噪声PLL的设计要求。