摘要：为了解决传统Wilkinson功分器损耗高、尺寸大的问题,从功分器的理论分析出发,将传统的微带线结构和LC集总式结构进行改进,在隔离电阻处引入频率补偿电容,设计一种新型的多抽头电感结构的紧凑型宽带二等分功分器。所设计的功分器基于0.18μm SiGe BiCMOS工艺。射频/微波电磁仿真显示,在8~16 GHz的频带范围内,功分器的分配损耗小于0.8 dB,隔离度大于20 dB,端口回波损耗大于15 dB,核心电路版图面积仅为0.30 mm×0.25 mm,可满足宽带功分器低损耗、小型化、高隔离度的设计要求。

摘要：面向多通道超高速数据采集设备对高性能分配器的需求,提出了一种低抖动、低延迟、高稳定性的射频时钟扇出器结构。有两组输入时钟端口可供选择,内部采用无运放结构的带隙基准电路,提供精确偏置电压,最高支持10路LVPECL电平输出。端口采用优化的斜边叉指型二极管ESD保护结构,提升电路的ESD保护性能。该时钟扇出器电路基于180 nm SiGe工艺设计流片。经测试,3.3 V电源电压条件下,最高工作频率为5 GHz;在122.08 MHz载频下,测得附加相位噪声为-128.09 dBc/Hz@10 Hz、-160.75 dBc/Hz@1 MHz;从10kHz到20 MHz积分,附加抖动为21 fs RMS;常温25℃下测得,最大输出通道间偏斜为30 ps,传输延迟80 ps;ESD保护电压为4500 V。

摘要：提出了一种适用于2GS/s以上速率射频DAC设计的结构——多路并行延迟锁相式DAC,并基于该结构实现了一款14位2.5GS/s高性能DAC。测试结果显示:积分非线性误差INL为±0.5LSB,微分非线性误差DNL为±0.4LSB;2.5GS/s转换速率条件下,输出100 MHz正弦波时SFDR为67.08dBc,IMD达到93.08dBc,输出550 MHz正弦波时,SFDR为56.42dBc。

摘要：设计并实现了一种基于FPGA的六通道音频信号评估系统。系统由最高64 kS/s的16位模数转换器AD73360对常用音频信号进行采样。设计了一个嵌套式状态机,按照状态跳变,将输入信号暂存到FIFO中。FIFO中的数据会通过USB协议上传到电脑端的MATLAB GUI(Graphical User Interface)中,GUI负责处理数据并显示结果。系统配备了ARM处理器作为辅助,可以根据不同的ADC采样频率和输入信号频率,计算并实时纠正FPGA和GUI的通信波特率,确保不丢码。试验结果表明,该系统可以实现对音频信号的高精度采集。该系统为保真采集音频信号提供了完整的解决方案。

摘要：提出了一种宽带、大动态范围对数检波电路。其中限幅放大器电路采用交叉耦合cascode结构,使得带宽得到有效拓展。经测试验证:检波器的带宽达到1MHz^8GHz,输入动态范围≥50 dB@1 MHz^8 GHz(±1dB精度范围,-40~85℃)、≥55dB@8GHz(±3 dB精度范围,-40~85℃),可靠性高、温度一致性好。可广泛应用于各类接收机和通信系统中。

摘要：文中介绍了一种语音预处理系统的设计思路以及在FPGA平台下的实现方法。系统由模拟前端电路(Analog Front End,AFE)、高速Flash存储电路和PC端的数据处理模块构成。该系统主要功能是对语音信号实行预处理,通过AFE中的模拟回环功能获得预处理过的语音模拟信号,同时可向PC端发送未经处理的原始数据,并结合LMS自适应滤波算法可滤除杂波,得到较为纯净的语音数字信号。相比较其他语音处理方式,该系统既可将原始语音信号处理成低噪的数字信号,也可通过内部回环模式得到底噪且增益可放大的模拟信号。

摘要：随着塑封器件高可靠性应用日益广泛,塑封产品的研制和生产需求不断增加。分析了塑封器件可能存在的热机械缺陷、腐蚀、爆米花效应,以及生产工艺中可能引入的封装、芯片粘接、钝化层等缺陷,从设计和工艺角度给出控制措施。介绍了国内外高可靠性塑封器件筛选、鉴定检验的典型流程及质量控制措施,用于在生产阶段剔除潜在缺陷的不合格品,保证产品具有高可靠性。

摘要：设计了一种集成数字内核和数模转换器(DAC)的高速、高分辨率直接数字频率合成器(DDFS)。其核心模块相幅转换器采用混合坐标旋转数字计算(CORDIC)算法,以缩短幅度计算的时钟周期,减少硬件消耗。DDFS电路采用多路并行结构,以降低核心运算模块的工作频率,采用多级交织采样实现低速信号到高速信号的采样,再将数据合成输出。DAC的设计采用温度计编码和二进制编码混合方式实现内部编码,采用双路归零编码方式实现信号输出。采用数字校准模块调整数字和模拟时钟的相位,确保信号从数字内核到DAC的正确采样。基于65 nm 1P8M CMOS工艺完成DDFS芯片的设计和流片,芯片面积为3.5 mm×4.7 mm。经测试在3.4 GHz的时钟频率下,输出信号频率约为1.36 GHz,窄带无杂散动态范围(SFDR)为89.75 dB;宽带SFDR为39.61 dB。

摘要：采用IBM0.13μm CMOS工艺,设计了适用于80MS/s流水线结构A/D转换器的比较器。电路使用全差分动态锁存结构,在Lewis-Gray结构的基础上,保留比较器阈值和输入差分管尺寸之间的线性比例关系,改进复位和输出电路结构,降低了设计复杂度和功耗,减小了面积。通过细致的版图考虑,实现了7种不同阈值电压的比较器,失调小于13mV,最大面积为25μm×13μm,最高工作频率达500 MHz;80MS/s工作时,功耗最大仅为63μW,低于Lewis-Gray结构的比较器。

摘要：为了实现UHF RFID单芯片阅读器,提出了一种UHF RFID阅读器数字基带的电路结构。该数字基带基于EPC Global Class1 Gen2标准,对PIE编码、升余弦滤波器、希尔伯特滤波器、CRC5/16校验单元、FIR和IIR信道滤波器、采样电路、FM0译码、碰撞检测、控制单元等模块进行算法级、RTL级、网表级和物理级版图设计,后仿各项功能正确,符合系统要求。按照标准ASIC设计流程进行物理设计实现,并采用IBM 0.13μm 8金属的RF数模混合工艺流片。设计的RFID数字基带系统约27万门,面积为3 mm×3 mm,可应用于单芯片RFID阅读器。