限定检索结果

检索条件"作者=薛丞博"
5 条 记 录,以下是1-10 订阅
视图:
排序:
磁性纳米粒子成像高灵敏度正交接收系统
收藏 引用
《北京理工大学学报》2022年 第3期42卷 312-317页
作者:史玥婷 任仕伟 王晓华 薛丞博北京理工大学集成电路与电子学院北京100081 北京理工大学长三角研究院(嘉兴)浙江嘉兴314019 北京理工大学重庆微电子中心重庆401332 
本文通过有限元分析设计高灵敏度磁性纳米粒子成像正交接收系统,提升MPI信号检测灵敏度和磁场匀质性,用于预临床小动物级MPI成像。设计的正交接收线圈组新增加x向接收线圈,并且在z向优化了成像视野面积与接收灵敏度,在预临床小动物级MP...
来源:详细信息评论
蒙哥马利模乘算法改进及硬件实现
收藏 引用
《北京理工大学学报》2024年 第3期44卷 306-311页
作者:任仕伟 王华阳 郝越 薛丞博北京理工大学集成电路与电子学院北京100081 
在嵌入式和物联网等领域的加密应用场景中,需要在加密实现的性能和资源消耗之间找到综合效率最佳的平衡点.模乘法器是Rivest-Shamir-Adleman算法(RSA)和椭圆曲线密码(ECC)等公钥密码算法的核心运算模块,其资源占用和运算速度直接影响上...
来源:详细信息评论
面向端到端目标检测神经网络的高效硬件加速系统设计
收藏 引用
《北京理工大学学报》2022年 第12期42卷 1312-1320页
作者:任仕伟 刘朝钾 李剑铮 蒋荣堃 王晓华 薛丞博北京理工大学集成电路与电子学院北京100081 北京理工大学重庆创新中心重庆401120 北京理工大学重庆微电子中心重庆401332 
针对神经网络目标检测系统在硬件资源受限与功耗敏感的边缘计算设备中应用的问题,提出了一种基于现场可编程门阵列(FPGA)实现的YOLOv3-Tiny神经网络目标检测硬件加速系统.利用网络结构重组、层间融合与动态数值量化,缩减YOLOv3-Tiny网...
来源:详细信息评论
Hermite矩阵特征值分解的硬件加速
收藏 引用
《北京理工大学学报》2023年 第9期43卷 988-994页
作者:王卫江 李泽英 薛丞博 李翔南 任仕伟北京理工大学集成电路与电子学院北京100081 北京理工大学重庆微电子中心重庆401332 北京理工大学信息与电子学院北京100081 
在数字信号处理领域,Hermite矩阵的特征值分解有着非常广泛的应用.为了解决其硬件实现问题,提出了一种基于复数域Jacobi算法的硬件加速架构,该设计方案可适用于不同大小的Hermite矩阵.为了在计算精度、计算速度和资源占用之间取得平衡,...
来源:详细信息评论
ESPRIT算法广义逆矩阵求解的快速FPGA实现
收藏 引用
《北京理工大学学报》2022年 第11期42卷 1200-1206页
作者:王卫江 张拓锋 蒋荣堃 李泽英 王晓华 谭志昕 薛丞博北京理工大学集成电路与电子学院北京100081 北京理工大学重庆创新中心重庆401120 北京理工大学重庆微电子中心重庆401332 北京遥测技术研究所北京100094 
在基于旋转不变子空间的信号参数估计(estimating signal parameter via rotational invariance techniques,ESPRIT)算法中涉及到求解信号子空间矩阵的逆矩阵,针对常用方法计算复杂度高,实时性差等问题,提出使用广义逆公式对信号子空间...
来源:详细信息评论
聚类工具 回到顶部