摘要：在车载功能安全领域,双核锁步架构是一种被广泛应用于解决处理器故障的冗余架构。为支持细粒度故障处理的超标量处理器提出一种新颖的双核锁步架构,通过以分支跳转指令的形式执行程序回滚,该架构能在故障发生的同一时钟周期内检测和纠正故障,且不需要额外的专用硬件模块来满足细粒度回滚的需求。还提出一种虚拟写回机制,该机制将特定数据传送到只读寄存器以防止故障衍生,使处理器无需在程序执行期间持续保存现场,从而显著节省了面积开销。试验结果表明,该架构对注入处理器的故障实现了较彻底的故障覆盖,对处理器原型的性能影响很小,与先前双核锁步相关的工作相比,时间和面积开销更小。

摘要：针对湍流剖面仪的数据采集系统设计和耐压材料选取的问题进行研究.数据采集系统主要研究剪切流处理电路、快速温度处理电路和微处理器,剪切流处理电路获取剪切应力的信息,快速温度处理电路获取湍流快速温度变化的信息,微处理器采用低功耗、高性能、多外设的MSP(混合信号处理器)430完成数据的通信和处理任务.湍流剖面仪的耐压舱使用钛合金耐压材料,采用有限元方法对耐压舱的材料进行力学分析,在5000 m海水深度下,相比不锈钢材料(AISI304),钛合金材料(TC4)在深海条件下的最小安全系数为其4倍,说明具备更好的耐压性能.

摘要：为降低存储墙以及传统的冯诺依曼瓶颈对计算系统高性能和低功耗设计带来的影响,提出一种基于存储计算的硬件加速架构。将排列规则的存储阵列转化为可重构的计算源,在保证原来存储功能的情况下,完成特定运算,实现存储和计算的双重功能;采用后台数据传输机制隐藏处理器和片外存储计算逻辑通信的延时,充分利用存储器的块状组织结构,以高带宽实现不同任务的并行计算,提高系统性能。实验结果表明,相对于传统的加速结构,采用该架构可以使系统以低于2%的硬件开销,提升至少2倍性能。

摘要：为实现H.265/HEVC高清视频软件解码,提供HEVC并行解码的可行方案,提出并实现基于64核处理器的H.265/HEVC纯软件实时解码器。软件解码器被划分为熵解码(CABAC解码)、亮度反量化反变换、亮度帧内预测以及色度处理4个模块,各模块间以流水线方式并行运行,多帧图像可同时输入处理器,实现帧间并行。实验结果表明,采用该方式实现的H.265/HEVC基本档次解码器在1GHz的测试条件下,最高达到了720p视频108帧/秒,1080p视频61帧/秒的解码速率。

摘要：对于数据密集型应用,大量能量和延时消耗在计算和存储单元之间的数据传输上,造成冯·诺依曼瓶颈。在采用2.5D封装集成的系统中,这一问题依然存在。为此,提出一种新型的硬件加速方案。引入存储型计算到2.5D系统中,使片外存储具备运算的能力。将存储器划分为若干个bank,支持bank间并行访问,并在存储阵列中设计可配置的加速单元,充分利用存储阵列的带宽进行并行计算,降低数据传输的延时和能耗。以H.264解码中的反量化反变换为例对该结构进行实现,仿真结果显示,相较于传统软件实现方法,该方案可获得7.1倍的性能提升,节省80.5%的能量,并且只增加2%的面积开销。

摘要：随着集成电路系统复杂性的提高及基于 IP核的 SOC系统的出现 ,电路测试的难度不断增大 ,对电路可测性设计提出了更高的要求。文中在研究了现有各种可测性设计方法优劣后提出了扩展化的 JTAG可测性设计电路 ,它在稍增加电路复杂度的情况下融合各测试方法 ,并提出了利用这种测试电路的 IC系统测试方案。它克服了测试基于 IP核的 SOC系统的一些难点。

摘要：提出一种新型簇状片上网络架构。该架构以二维网状拓扑结构连接各个簇单元,每个簇单元由3个处理器、1个直接访存单元和1个簇共享存储单元组成。基于该架构的多核处理器可以获得更高的通信效率及存储器利用率。在实验系统上实现3 780点的快速傅里叶变换,结果表明,在快速傅里叶变换应用中存储器的利用率能提升至79.5%。

摘要：研究并设计一款RISC处理器,从架构设计、电路设计、芯片后端设计多个层次保证其高性能、低功耗的特点。在架构设计层面,通过扩展寄存器堆来提升数据交互的局部性并降低对存储器的访问次数。在电路设计层面,利用动态门控时钟技术对乘除法模块和寄存器堆进行高效的时钟控制。在芯片后端设计层面,分析并比较TSMC 65 nm中GP和LP 2种工艺库,采用多阈值设计流程进一步提高处理器的速度并降低功耗。测试结果表明,与其他平台下的性能结果相比,该处理器可以将RS前向纠错解码算法的吞吐率提高4倍~70倍。

摘要：基于多核架构提出了一种适用于长期演进技术(LTE)下行链路128～2048/1536点快速傅里叶变换(FFT)计算的算法,并进行了仿真.利用多核结构将FFT算法进行并行划分,采用流水线并行和数据并行的结构,减少运行时间.同时将该算法基于一块使用TSMC 65nm工艺制成的多核芯片上实现,在750MHz的工作频率下,计算128～2048/1536点FFT的芯片实测功耗为282～366mW,能量效率为每点35.4～84.33nJ.与其他设计相比,运行速度最多能提高近6倍,计算大点数FFT时,能量效率可提高约20%.

摘要：功能验证是处理器设计中的关键问题 ,而基于激励向量仿真的方法是功能验证的主流技术 ,其难点在于如何产生高效的测试程序 .研究了针对流水冲突的测试程序的自动生成方法 .与常规技术相比 ,该方法适用于深度流水、指令系统复杂的处理器 ,具有自动化程度高、针对性强等优点 .本文方法已应用于 32位 RISC处理器的验证中 。