摘要：对MPEG-4视频解码标准中运动补偿的亚像素内插过程作了算法介绍,基于算法提出了一种1/4像素精度内插的硬件结构设计,包括整个内插过程内部的子模块功能划分、设计内部的数据交互存储以及主要运算部件的优化等,并对其内部核心计算部件八抽头FIR滤波器作了详细的结构介绍.采用基于现场可编程门阵列(FPGA)的验证方法,整个设计在54 MHz时钟频率下可以实时完成格式为CCIR的图像内插过程,并给出了在ASIC设计工具下的综合规模(在2万门左右).最后从算法和实现两个不同角度提出了内插过程的扩展建议.

摘要：为了推动音视频编码标准(AVS)解码芯片产业的发展,提出了一种针对AVS视频标准基准档次4.0级别解码器的超大规模集成电路(VLSI)实现结构.通过分析实现复杂度,阐述了AVS视频解码器的总体框架、主要模块的功能及结构.解码器采用块级流水结构,主要模块之间实现并行处理.同时根据AVS算法特点,给出了变长解码模块、反整数余弦变换模块和环路滤波模块的硬件实现结构.解码器在现场可编程门阵列(FPGA)上实现,并给出了各模块的FPGA资源占用情况.实现结果表明,该AVS视频解码器实现结构能在54 MHz时钟频率下完成对25帧/s、720×576、4∶2∶0格式AVS码流的实时解码.

摘要：针对现场可编程门阵列(FPGA)平台,提出可重构视频编码(RVC)的硬件实现方案.为提高系统吞吐量和功能单元(FU)的可重用及可扩性,提出分层的、多颗粒度并存的、可重用的功能单元设计方法;为重构的简单性及降低实现复杂度,提出在功能单元之间采用不同的存储结构作为数据连接方式.最终实现支持H.264/AVC和AVS的全I帧可重构视频编码器.结果表明,该编码器在Xilinx Virtex-5 330上能够分别实现H.264/AVC标准下25帧及AVS标准下37帧1 920×1 080视频的实时编码,比2个标准单独的设计实现代价降低了33%.

摘要：提出了AVS解码系统中帧间运动补偿插值算法的一种面向FPGA/ASIC的硬件结构设计。阐述了插值过程的各功能单元的结构,给出了仿真结果及硬件规模。结果表明本文提出的结构设计支持720×576,4:2:0,30FPS的视频在54MHz最低工作频率下的实时解码,是一种适合于集成的高效并行VLSI结构设计。

摘要：国家级非物质文化遗产的苏州桃花坞木刻年画,其刻绘精美,色彩绚丽,题材多样,内容丰富,是吴地文化中一枝独特的艺术之花。顾志军,地道的苏州人,自幼酷爱艺术,1979年入苏州桃花坞木刻年画社,从事传统版画的研究和创作,并师从于著名老艺人叶金生学习传统木刻技法。2008年北京奥运会的召开,让顾志军萌生创作十二生肖木刻版画的创意念想,他想用版画的方式传承、记录时代的轨迹,记录生活的变迁。

摘要：日前,中国美术学院系列学术展《传艺录·手艺民生》,推出首展《植根-王丽华刺绣艺术作品展》。展览上,“传艺录”展示了最精湛的民间手作艺术,让人感受到匠人凝聚时间和艺术创作的传世之作,体悟到艺术创作苦其心智,劳其筋骨之精神。

摘要：现代城市建设是社会发展的标签，城市生活品质正是由绿色施工、智慧建设、超前规划等先进理念助力保障的。设计是一门艺术，建设是一门艺术、打开工地也是一门艺术。10月31日，苏州建筑业龙头企业——中亿丰建设集团股份有限公司和《现代苏州》杂志社合作。联手苏州总工会、同程网和昆山开放大学推出苏州首届工地开放日活动。将苏城重点工程工地的施工工艺、工程进度、未来品质提前向市民展示，引来社会各界的纷纷好评。

摘要：提出了一种针对H.264视频编码标准的变长码-指数哥伦布码解码的硬件设计结构,对传统的桶形移位器进行优化,主要采用基于PLA的并行解码算法以达到实时解码,同时辅助使用串行解码算法降低硬件资源消耗,保证在能够对符合H.264标准baselineProfile的码流实时解码的基础上优化了电路资源,给出实现该硬件结构对应的FPGA仿真结果及其ASIC硬件规模。

摘要：日前，工艺美术界的青年才俊同专家老师们共聚澹台湖之侧的苏州工匠园，上承儒道，下接当代，共同交流探讨关于美的哲学。现代苏州杂志的常务副主编韩光浩应邀主持，并与国家级制扇大师邢伟中、刺绣大师姚惠芬、西藏喜马拉雅文创创始人张俊彦，龙鳞装传人张晓栋，苏州知名画家姚永强先生与青年策展人周寒梦展开对话，让在座的青年工艺师们享受到了一场美与智慧的淋漓对话。本文节录与下。

摘要：介绍了用于高清晰度电视(HDTV)接收机芯片中的视频后处理屏幕显示单元,实现了在监控系统中加入屏幕显示信息(包括节目表、节目信息、频道选择信息等),重点介绍了实现该功能的硬件设计。