摘要：基于UMC 65nm CMOS工艺设计实现了一种快速建立的低噪声带隙基准源.利用工作在深线性区的MOS管实现了GΩ级别大电阻,因此仅采用5pF的电容即实现了截止频率低至32Hz的带开关低通滤波器,有效降低了带隙基准源输出噪声.有源器件的采用大大节省了芯片面积,降低了制作成本.通过采用上电延时电路去控制低通滤波器工作状态,克服了采用大阻值电阻或大容值电容低通滤波器降噪面临的缓慢建立问题,实现了快速建立.通过Spectre仿真器对电路在1.8V电源电压下进行了仿真,后仿真结果表明,电路在10kHz、100kHz、1MHz的输出噪声分别为:11.76nV/sqrtHz、1.213 nV/sqrtHz、336.8 pV/sqrtHz,电路的建立时间为1.436μs,整体功耗为104.4μW.本文设计已在实际芯片中得到应用,并取得了预期效果.

摘要：基于UMC 65 nm CMOS工艺,设计了一款应用于锁相环频率综合器中的带温度补偿的低功耗CMOS环形压控振荡器。环形压控振荡器采用3级交叉耦合延时单元构成。仿真结果表明,压控振荡器输出频率范围为735~845 MHz;在温度补偿下,温度变化从-60~100oC时,振荡器输出频率漂移中心频率790 MHz±10 MHz;当振荡频率为790 MHz时,在偏离其中心频率1 MHz处,压控振荡器的相位噪声为-99 d Bc/Hz;1.2 V电源供电情况下,压控振荡器的功耗为0.96 m W;版图面积约为0.005 mm^2。

摘要：设计了一种可用于射频前端芯片供电的高电源抑制比(PSR)无片外电容CMOS低压差线性稳压器(LDO)。基于对全频段电源抑制比的详细分析,提出了一种PSR增强电路模块,使100 kHz和1MHz处的PSR分别提高了40 dB和30 dB;加入串联RC补偿网络,保证了电路的稳定性;在LDO输出至误差放大器输入的反馈回路引入低通滤波模块,降低了由于输出端接不同负载对反馈回路的影响。电路采用UMC 65 nm RF CMOS工艺进行设计和仿真,整个芯片面积为0.028 mm2,仿真结果表明,本文设计的LDO的相位裕度为86.8°,在100 kHz处,PSR为-84.4 dB,输出噪声为8.3n V/Hz,在1 MHz处,PSRR为-50.6 dB,输出噪声为6.9 nV Hz,适合为噪声敏感的射频电路供电。

摘要：基于UMC 65 nm CMOS工艺,设计一种应用于物联网系统射频前端的新型C类超低功耗压控振荡器(Voltage Controlled Oscillator,VCO),VCO起振后通过动态偏置环路将其锁定在C类状态。动态偏置环路包含幅度检测器、锁存器、反相器和偏置控制器等模块,动态偏置环路自动改变偏置电压并关闭动态偏置环路,将VCO从初始的AB类锁定在C类稳定工作。通过后仿真验证,在0.6 V电压供电下,功耗低至0.5 m W;中心频率为2.4 GHz时,在频偏100 k Hz和1 m Hz处的相位噪声分别为-96.1 d Bc/Hz和-115 d Bc/Hz;VCO输出频率的调谐范围为2.33~2.49 GHz,且线性度较高,FOM达到-186。

摘要：基于标准0.18μm RF-CMOS工艺,实现了一个可应用于UHF RFID阅读器的低相位噪声、线性化调谐增益(KVCO)、恒定子带间距的压控振荡器。该振荡器包括开关变容管阵列和开关电容阵列,实现了调谐增益线性化及子带间距恒定化。仿真结果表明,当压控振荡器在1.52GHz至2.16 GHz(35.5%)的频率范围变化时,调谐增益从40 MHz/V变化到51 MHz/V(21.5%),子带间距变化为34 MHz到51 MHz,相位噪声在1.8GHz时为-133.8dBc/Hz@1MHz。在低压差线性稳压器(LDO)输出电压为2.5V的条件下,整个电路消耗电流约5.2mA。

摘要：共面波导因其优越的性能,在毫米波电路设计中得到广泛应用。本文提出了一种基于工艺和物理尺寸参数的,综合考虑各种高频寄生效应,针对不同结构共面波导的统一物理模型。该模型包括由R-L阶梯组成的串联部分和由电容、C-R-C支路和C-L-R支路组成的并联部分。基于UMC 65 nm CMOS工艺设计和测试了3种不同结构的共面波导,结果显示所建立的模型仿真得到的S参数和特征参数与测试结果相吻合。