摘要：近年来,随着人工智能、机器学习等技术的突破,对于算力尤其是乘法运算的要求越来越高,传统的Von Neumann架构由于“存储墙”遇到瓶颈,存内运算被认为是打破传统Von Neumann架构瓶颈的有效方法。由于能在忆阻器阵列中大规模实现并行运算,输入和输出都由忆阻阻值表示的忆阻状态逻辑成为实现存算一体化的重要方法。在前人对于忆阻状态逻辑研究的基础上,基于华莱士树算法,提出了一种在忆阻器阵列中实现的四位乘法器电路设计。相较于目前最先进的MlutPIM方法,所提出的乘法器在单个3-2压缩器上降低了30%的面积,乘法器整体在面积和延迟上均有较大提升。

摘要：忆阻器作为第四种基本电路元件,在实现数字逻辑方面有着广阔的前景。输入和输出都是忆阻器阻值的忆阻状态逻辑被认为是实现存内运算的一种重要手段。提出了一种依靠少数和非(MIN-NOT)逻辑的新型忆阻状态逻辑,其所有逻辑操作可以在忆阻阵列中完成,并通过在忆阻阵列中使用晶体管开关,MIN-NOT逻辑可以高效地实现并行运算,使用列和行的非运算可以在两个循环中完成数据在忆阻阵列中的复制操作。还提出了一种在忆阻阵列中实现全加器运算的方法,使用7个忆阻器在5个步骤内完成全加运算,并通过LTspice进行仿真验证。对比数据显示,相比于使用忆阻状态逻辑搭建的全加器,本设计在面积和延迟上均有较大改善,验证了MIN-NOT逻辑的高效性。