摘要：三维片上网络(3D No C)中IP核的测试问题日趋突出,测试规划是提高测试效率的有效方法。基于重用No C作为测试存取机制的并行测试方法,针对IP核测试数据传输带宽与TAM带宽不匹配的问题,提出带分复用方法,对有限带宽的TAM进行动态细分,将多核的测试数据共享同一物理TAM实施并行传输,并结合3D No C结构设计二维编码,建立带宽分配和测试顺序模型,采用多种群遗传模拟退火算法,在总功耗、层功耗双重约束下对IP核的带宽分配和测试顺序进行双重优化,提高并行测试效率以获得最短测试时间。算法中针对测试顺序优化设计移位互换杂交策略,并运用精英配对方法加快种群寻优速度,设计求精操作进一步优化测试时间,通过比较、淘汰、替换机制加强种群间交流,增加种群多样性,避免算法陷入局部最优。以ITC'02标准电路作为测试对象,实验结果表明,该方法通过提高带宽利用率,提升了并行测试效率,降低了资源占用,有效地缩短了测试时间。

摘要：在基于IP核复用技术的SOC(system-on-ch ip,SOC)芯片中,测试资源的稀缺性限制了IP核并行测试的能力,导致了SOC测试耗时过长的局面。同时SOC测试时必须满足一定的功耗约束,否则会造成测试芯片的损坏。针对SOC测试时间与测试功耗协同优化这一难题,本文采用群智能优化算法-量子粒子群(quantum-behaved partic le swarm optim ization,QPSO)算法来实现这一目标。结合QPSO算法和测试调度问题,设计算法的适应度计算法则并建立测试时间与测试功耗的协同优化数学模型。通过实验确定算法中参数的最佳取值。最后利用算法搜索最优解确定IP核在TAM(test access m echan ism)上的分配,实现SOC功耗与时间的协同优化。经过国际标准SOC电路验证表明在解决功耗约束下的SOC测试调度优化问题上量子粒子群算法与已有算法相比,不仅能够更好的达到缩短SOC测试时间的目的,而且算法收敛速度快,需要调整的参数少,实现简单。

摘要：采用动态带分复用进行三维片上网络测试规划和调度协同优化研究,在测试中,给IP核动态分配带宽固定的TAM,同一时刻可使多个核的测试数据共享同一物理TAM并行传输,解决IP核测试数据传输带宽与TAM带宽不匹配的问题,实现IP核并行测试的最大化。对带宽分配的结果设计多种群云进化算法进行TAM内调度,实施精英种群间交叉变异提高多样性,协同开展测试规划和调度优化以获得最短调度时间。以ITC’02基准电路作为实验对象实施仿真验证,实验结果表明,在满足功耗、带宽约束的条件下,动态带分复用的测试策略通过提高带宽利用率,有效地减小了测试时间,提高了测试效率。

摘要：随着数字微流控芯片系统复杂度和电极数目的增加,共用引脚的电极控制方式应运而生。但该控制方式会造成芯片物理结构繁杂,使得芯片故障测试工作变得更加困难。提出一种基于改进的化学反应优化算法(CRO)的并行测试策略,设计引脚受限芯片测试模型,针对引脚互连的特点设计约束条件与禁忌判断规则,通过遍历测试模型中顶点和边的方式检测灾难性故障。该方案构建测试路径序列的初始分子结构,在编码中添加虚拟节点,有针对性地设计分子的撞墙、分解、合成和交换反应,采用动态参数机制控制四种反应的频率,并在CRO算法中引入Metropolis准则以改善求解效率,在约束条件下规划测试路径。实验结果表明,该方案能实现对引脚受限芯片的故障测试,无论离线或在线测试,与标准CRO算法相比,测试路径优化了2%以上,而与单液滴测试相比,优化了27%以上,表明所提方法能够有效缩短测试路径,提高测试工作的效率。

摘要：拉格朗日插值滤波器可以应用于TIADC时间误差校准,并且该方法有较好的校准效果。但是拉格朗日插值滤波器的阶数不易调节,这使得该滤波器在实际应用时不灵活。本文针对此问题,提出了基于埃特金逐步插值滤波器的TIADC时间误差校准方法。本文化简了埃特金插值多项式的计算公式,并设计了一种新增插值结点的选取方法,从而将埃特金逐步插值算法应用于时间误差的校准。本文方法能根据TIADC采样系统的输入信号频率和设定的精度要求自动调节埃特金逐步插值滤波器的阶数。仿真结果表明,在90%的奈奎斯特频带范围内,本校准方法能有效抑制时间误差引起的杂散分量,且能自动调节滤波器的阶数,当输入信号的归一化频率为0.35时,校准后的SNDR提高了40.37 dB。并通过实验验证本校准方法的效果。

摘要：研究了IPv6精简协议栈的FPGA硬件实现,分析了各个模块的功能。编写了硬件结构的Verilog HDL模型,进行了仿真和逻辑综合,并成功用ALTERA的FGPA对协议栈进行了验证。仿真和实验结果证明,所设计的硬件达到了设计要求,使小设备接入网络更加方便快捷。

摘要：微电子生产过程调度问题具有规模大和约束复杂等特点,如菜单、Setup时间和组批约束等,其优化调度具有一定难度.针对以最小化平均流经时间为调度目标的较大规模微电子生产过程调度问题,提出一种基于指标快速预报的分解方法(DM-IFP).首先,通过松弛不可中断约束,设计一种代理方法,即基于机器负载的操作完工时间快速预测方法(CTP-ML);其次,设计基于CTP-ML的问题分解方法,将原问题迭代分解为多个连续交迭的子问题;然后,提出一种基于双信息素的蚁群算法(ACO-D)用于求解分解后的子问题,其全局调度目标采用CTP-ML获取,有效保证了全局优化性能;最后,针对一些不同规模的仿真数据,将所提出方法与一些代表性的算法进行详尽的数值对比,计算结果表明所提出方法在所获解的质量和收敛性上均有改善.

摘要：针对NoC数据处理量越来越大,确定性算法在数据量较大时,数据包传输延迟增大,而简单的自适应算法占用过多的片上资源等问题,将改进XY自适应算法应用在片上网络中,节点设计基于2D_Mesh拓扑结构、虚通道技术的虫洞交换模式.采用VerilogHdl语言完成NoC路由节点中各个模块的设计,并在Modelsim软件上进行仿真,最终在FPGA上实现NoC路由器功能.实验结果表明,设计的路由器能够满足高速数据的处理,且不会有延迟、死锁等问题的发生.

摘要：为高效解决基于带分复用和多时钟策略下的3D NoC测试规划问题,本文对3D NoC测试规划中的路由进行设计.结合NoC结构特点,设计数据传输格式,采用多播技术的XYZ路由策略,设计了基于该策略的资源冲突等待机制.以国际标准测试集ITC’02中的电路作为仿真对象,在功耗和带宽限制下,采用基于改进粒子群算法的带分复用和多时钟策略的3DNoC测试规划对设计的路由进行验证,证明了路由的正确性和有效性.

摘要：针对尺度不变特征变换（SIFT）算法实时性差的问题,提出了利用开放式计算语言（Open CL）并行优化的SIFT算法。首先,通过对原算法各步骤进行组合拆分、重构特征点在内存中的数据索引等方式对原算法进行并行化重构,使得算法的中间计算结果能够完全在显存中完成交互;然后,采用复用全局内存对象、共享局部内存、优化内存读取等策略对原算法各步骤进行并行设计,提高数据读取效率,降低传输延时;最后,利用Open CL语言在图形处理单元（GPU）上实现了SIFT算法的细粒度并行加速,并在中央处理器（CPU）上完成了移植。与原SIFT算法配准效果相近时,并行化的算法在GPU和CPU平台上特征提取速度分别提升了10.51~19.33和2.34~4.74倍。实验结果表明,利用Open CL并行加速的SIFT算法能够有效提高图像配准的实时性,并能克服统一计算设备架构（CUDA）因移植困难而不能充分利用异构系统中多种计算核心的缺点。