摘要：本文基于差值取样谱定理，提出一种用于同时确定少子寿命及表面产生速度的新方法———瞬态电容弛豫谱方法，该方法利用谱的峰值位置和高度能同时、准确、唯一地得到少子寿命及表面产生速度．同时将该方法与Ｚｅｒｂｓｔ方法得到的结果进行了对比．

摘要：1997年国际电子器件会议(简称IEDM’97)于1997年12月7～10日在美国首都华盛顿市举行,参加会议的有各国代表2000余人。从特邀讲演的主题和来自美、欧、亚三大洲的主要研究中心的论文内容来看,国际电子器件制造业正面临着许多新的挑战。会上共宣读了215篇论文,其中属于CMOS器件方面的共121篇,占总论文数的1/2以上。其他(包括模型、模拟、量子电子学及化合物半导体、探测器、传感器、显示器、固体器件)有94篇。此次会议有两个重要特点:第一,2千多位代表中,从事CMOS器件与电路可靠性(包括可靠性设计,工艺、可靠性表征技术,可靠性预测等)的研究工作的有1千人以上;第二,在量子电子学和化合物半导体专题中,首次将单电子器件列为一个分会进行专题讨论。

摘要：本文介绍了一种基于LogicalEffort理论研发的集成电路延迟优化工具,该工具综合考虑了互联引线的影响,通过计算比较不同的逻辑结构延迟来确定最佳的电路结构,同时提供逻辑门的最佳晶体管尺寸。我们以六种不同电路为设计实例,在90纳米设计中与SPICE模拟结果进行了比较,其误差在5%以内。鉴于该方法不依赖于版图级寄生参数信息的特点,我们认为该工具可以提供在电路设计的早期对延迟的可信评估,非常适用于快速CMOS电路设计构架的遴选。