摘要：针对AES算法特点,提出一种适于FPGA实现的改进的快速AES算法。本方案采用轮内流水线结构和密钥并行处理,ECB操作模式,并且可在一块芯片上同时支持128、192、256bit三种密钥长度,因而在占用相对较少的逻辑资源下提高了系统吞吐率,并且极大的增强了其安全性和使用周期。通过优化的逻辑层次和时序设计,较好地解决了并行处理中的子密钥与轮函数的时序节拍与控制关系,给出了仿真图。实验结果表明该设计相比其他一些设计具有更高性能。

摘要：在动态局部可重构设计过程中,系统级设计到现场可编程门阵列(FPGA)硬件实现,还需要大量的寄存器传输级(RTL)硬件语言编写,导致设计效率下降的问题。针对该问题,以Xilinx公司最新提出的动态局部重构设计流程———早期获取部分可重构(EAPR)为基础,利用System Generator软件,提出一种动态局部重构的设计方法,该方法削减了大部分手动硬件语言编写,使设计流程趋于简单,在一定程度上提高了设计效率。

摘要：针对Rijndael算法特点,结合雷达网数据通信需要,提出一种适于FPGA实现的改进的快速方案.本方案采用轮内流水线结构和密钥并行处理,ECB操作模式,并且可支持128 bit、192 bit、256 bit 3种密钥长度.仿真结果表明该设计相比其它一些设计具有更高性能.

摘要：较详细地介绍了现场可编程门阵列(FPGA)的发展由来、内部结构、性能和设计开发过程,给出了一个应用实例。

摘要：提出一种由小型民用雷达实现的桥梁防撞系统。该系统能对不小于 10 km范围的目标进行监测 ,能根据不同季节的要求划定警戒范围 ,可根据船只的航向、航速判断对桥梁构成威胁的程度 ,并根据威胁程度启动相关设备 ,对船只发出预警和警告信号 。

摘要：对FPGA芯片、通用DSP芯片、专用DSP芯片及ASIC在实现数字信号处理方面的差异进行了比较,指出了FPGA在实现数字信号处理方面的优势,给出了FPGA在信号处理方面的设计新方法,最后对常用的分布式算法以及在FPGA中的实现结构进行了分析。

摘要：介绍了吞除脉冲式串行数字锁相频率合成器的原理与设计，它具有结构简单，稳定性好，精度高，易实现等特点。

摘要：雷达图像处理与传输系统在处理速度、信息吞吐量等方面提出了更高的要求。提出并实现了一种以超大规模现场可编程门阵列(FPGA)为核心完成图像处理的新型雷达图像处理系统。系统采用软硬件结合的设计方法,具有数据吞吐量大、占用资源少、体积小等优点。目前该系统已成功应用于某系统中。

摘要：伪随机序列发生器是序列密码设计中的重要环节 ,F CSR是其中一类重要思想。本文介绍了 F CSR的特性和产生方法 ,并用 V HDL语言予以实现 ,给出 FCSR序列的主程序和仿真波形 ,最后指出需要注意的问题。

摘要：针对常规三相逆变电源不能满足任意不平衡负载的缺点,提出了在组合式三相逆变电源中相位解耦的方案.各相分别采用锁相环进行闭环控制,使输出电压的相位跟踪基准相位,保证了逆变电源相位的对称性,实验证明了电路设计的正确性.该方案已应用到SFC-D系列逆变电源中.