摘要：提出了一种带氧化槽的双栅体硅LDMOS结构(DGT LDMOS)。在漂移区中引入一个氧化槽,在该槽上形成埋栅,同时形成一个槽栅。首先,双栅形成双导电沟道,减小了比导通电阻;其次,氧化槽折叠了漂移区,这不仅调制了电场的分布,而且提高了漂移区的优化浓度,有效提高了击穿电压,降低了比导通电阻。采用二维数值仿真软件MEDICI,对器件参数进行仿真和优化设计。结果表明,相对于普通体硅LDMOS(SG LDMOS),该结构的比导通电阻下降了56.9%,击穿电压提高了82.4%。在相同尺寸和击穿电压下,相对于单槽栅体硅LDMOS(SGT LDMOS),DGTLDMOS的比导通电阻下降了35.4%。

摘要：山区坡地绿化集生态、社会、经济功能于一体。坡地类型不同,绿化目的和方法也不同。我们在实践中对常见坡地类型的绿化进行了研究和探讨,并总结出简单易行、经济实用、美观的坡地绿化方法。

摘要：蝴蝶兰(Phalaenopsis)花色丰富,花期持久,花型独特,具有很高的观赏价值,是市场上最受欢迎和最具商业价值的兰花。蝴蝶兰花梗是由每片叶子基部的腋芽发育而来,但在开花期多数腋芽处于休眠状态,研究其潜伏腋芽萌发规律有助于通过促成栽培提高蝴蝶兰多花梗比率,具有良好的应用前景。本文对影响蝴蝶兰花芽萌发的主要环境因素(温度、植物激素、光环境、营养物质积累等)及促进花芽萌发的调控方法进行综述,以期为今后多花梗蝴蝶兰产品的生产调控提供参考依据。

摘要：本文提出了一种基于位宽调节的低功耗离散余弦变换(DCT)电路设计。该方案利用了DCT的能量集中特性,在近似DCT的基础上重新设计了近似系数并对其位宽进行调节,借此减小了高频输出中间运算的位宽,降低了运算的复杂度。在0.18 um的CMOS工艺下实现该电路,仿真结果显示相较于传统DCT,提出的结构在面积上减小了36.0%,功耗上降低了62.6%,但PSNR只损失了4.3 dB。同时,与其他的近似DCT相比,提出的结构具有显著更低的功耗,能够满足一些低功耗场合的要求。

摘要：目的:观察使用自行设计改良的鼻泪管阻塞钻切术治疗慢性泪囊炎的疗效.方法:采用自制的环钻器等器械切除鼻泪管阻塞物,并置入自行设计的'Y'形网眼硅胶管防止再阻塞.结果:120眼中,术后3个月随访,109眼(90.83%)痊愈,4眼(3.33%)好转,7眼(5.84%)无效,总有效率94.16%,其中有50眼术后1～3年进行了随访观察,结果泪道冲洗通畅(含尚通畅)40眼(80%),不通畅10眼(20%).结论:与传统的鼻泪管阻塞钻切术比较,近期、远期疗效均有极明显提高,(P＜0.01);与泪囊鼻腔吻合术相比,有操作简单和易于掌握、推广,特别适用于农村医院的优点,故受到基层及农村医师的欢迎.

摘要：时间间隔测量技术在原子物理、激光测距、定位定时等方面有着重要的应用,因此,高精度的时间数字转换电路TDC(Time-to-Digital Converter)在科学研究和工程实践中扮演着重要的角色;本次提出的TDC设计方案功耗为400μW,工作在512MHz,实现了250 ps的测量精度和1μs的测量范围,但是TDC在进行时间间隔测量量化时往往受到亚稳态制约。通过加入相位判断逻辑,TDC的积分非线性降低到0.25 LSB,而差分非线性降低到了0.5 LSB,可以完全消除TDC量化时间间隔时遇到的亚稳态问题。

摘要：相比于同步时序电路,异步时序电路具有更低的功耗、更高的鲁棒性、更低的压降(IR-drop)等明显优势。正是由于这些显著优势,在如今亚微米级乃至深亚微米级工艺线宽条件下,异步时序电路越来越受到电路设计者的重视。然而,由于缺乏成熟的专门对异步时序电路设计的设计软件和硬件描述语言,异步时序电路设计并未形成如同步时序电路设计般的标准设计流程。现存的异步时序电路设计方法虽然能设计一定规模的异步时序电路,但存在明显的缺陷。提出一种基于AMS(Analog Mixed-Signal)的异步时序电路设计方法,该方法完全采用现今主流的商业软件,并与同步时序电路设计软件相兼容。

摘要：基于对0.18μm标准CMOS工艺的研究,本文设计了一套完备的电源电压为0.4 V的亚阈值数字标准单元库。设计流程包括工艺研究与方案设计、单元设计与物理实现、库文件的提取以及单元库验证。提出了传统沟道宽度调节与沟长偏置相结合的尺寸调整策略,有效增强PMOS管驱动并减小漏电流,提升库单元稳定性。利用ISCAS基准测试电路完成亚阈值标准单元库的验证,0.4 V电压下,相同设计,基于亚阈值数字标准单元库的设计的相比于基于商用库的设计,能耗减小20%以上,数据延时也有所减小,即亚阈值标准单元库性能明显优于商用库相比。

摘要：现今电力电子技术中的子系统已被集成到整个系统中,数字电源技术有助于降低开关损耗并管理系统复杂的功耗来源。为了优化数字电源系统,必须在电源子系统之间建立标准化的通信方式。在英特尔公司基于I2C总线的系统管理总线规范SMBus以及其改进版本PMBus中,对传统电源系统中的功耗、裕度等相关功率测试均需手动改变无源组件和每个测试用例的额外设置,使得系统级电源管理的设计非常麻烦,基于此,利用PMBus总线规范设计一种总线从控制器,并通过主机与之通信验证其功能,最终实现数字集成电路的物理版图,为数字电源简化设计提供了一种经济有效的方法。

摘要：本文提出一种可靠的低功耗近似乘法器设计方案,该方案基于嵌入式算法容噪技术,并且通过阈值的合理选择简化了传统嵌入式容噪方案中的检错纠错模块。我们根据这样的思路基于SMIC180nm工艺设计了相应的8比特乘8比特的近似乘法器。该乘法器在450MHz的工作频率最低可以工作在1.2V的电源电压下。与传统的阵列乘法器相比,在相同的工作频率和MSE条件下,传统乘法器可以工作在1.6V左右,该乘法器可以工作在1.2V左右,此时功耗可以下降约40%;与论文[1]中的嵌入式算法容噪乘法器相比,功耗可以下降约16%。