摘要：信号完整性（SI）是高速电路设计面临的一个主要问题。本文对50MHz以上高速信号的信号完整性问题从原理上进行了详细分析,并针对损耗、串扰、反射等因素提出了信号完整性设计验证方法。从液晶T-CON中LVDS信号探索出一套利用HyperLynx工具进行仿真分析和设计验证的方法,即利用前仿真工具LineSim对影响信号完整性的主要参数进行评估,形成设计指导数据来辅助后续设计;利用后仿真工具BoardSim对布线后的高速T-CON进行验证,从理论上提供了液晶T-CON中高速信号LVDS在Layout设计中的可靠依据。

摘要：针对超大尺寸超高规格的面板数据量带宽大,单芯片通道数据处理延时高,芯片工作频率要求高,同时成本十分昂贵等导致单通道驱动控制方案实现较为困难的问题,通过对超高清8K×4K(7840像素×4320像素)面板驱动方案进行研究,采用双芯片通道的解决方案实现超大尺寸液晶面板的数据和控制信号的同步,采用分区独立控制的方式实现并行化处理,从而降低单通道数据传输带宽,减小数据延时,最终完成逻辑驱动控制系统方案的设计与实现。针对100 in GOA面板设计的驱动控制系统相对于单芯片方案具有低成本、低时延、驱动方案简单等优势,并且通过双芯片通道数据和信号同步实现分区独立的控制方案有效地解决了现有方案的痛点,具有广泛的市场应用前景。

摘要：随着高清音视频产业的快速发展,视频信号处理系统对图像的编解码处理和传输提出了低时延、高带宽的要求。目前越来越多的高速实时图像采集系统,不仅信号的采集速率越来越高,而且图像数据量也越来越大,因此设计一种高速大容量的图像数据缓存及传输系统具有十分重要的意义。针对这一问题,本文提出了一种视频多帧缓存架构处理系统,利用FPGA作为视频信号系统处理平台的核心,通过读取标准视频流FHD(1920*1080@60Hz)图像信号进行解码,并经过AXI-DMA总线进入DDR3内存设备中并缓存三帧,然后通过AXI-DMA总线将DDR3中缓存数据读出到FPGA的内存控制器的FIFO中,最后通过数据编码实现HDMI格式输出和显示。本处理系统依托于FPGA的AXI-DMA总线控制器与DDR设备高速信号的传输和处理的效率,具有低时延和高带宽的信号处理特点,广泛应用于工业显示和实时监控等专业显示领域。