摘要：变转速泵控液压缸系统转速或负载大范围变动导致的液压系统参量非线性变化,可使基于线性模型设计的控制系统出现控制参数不合理、精度不稳定,甚至控制失稳等问题,本文通过分析典型变转速泵控液压缸系统的状态空间,提出了一种多模型自适应PID(Multi-model adaptive PID,MMA-PID)控制方法。该方法根据系统压力的改变引起的油液体积弹性模量的非线性变化,用多个线性子模型分别描述系统行为,并针对每个子模型,单独设计一个合理的控制器。控制过程中,通过卡尔曼滤波器分别估计各个子模型的输出权重系数,并将所有子模型控制输出加权融合作为系统最终的控制输入。仿真和实验结果表明,在工况大范围变化时,多模型自适应PID控制相较于传统的PID控制,能更好的适应系统参量的非线性变化,具有更好的控制效果和动态性能。

摘要：以一座钢管混凝土系杆拱桥为研究对象,利用ANSYS有限元程序,建立了该桥吊装段有限元计算模型,分析了中间段吊点下吊装时构件的应力与变形,结果证明该吊装设计方法可靠、适用,可为同类工程提供一定的借鉴。

摘要：使用PPM2008软件设计了一榀12层5跨的纯混凝土框架,并在此基础上设计了4榀不同支撑布置的Y型偏心支撑框架试件。采用SAP2000.V14建立非线性有限元模型,分别对这5种试件进行地震反应分析。通过数据对比分析表明,楼层柱承担的总剪力随支撑布置的跨数增加有所下降;每层耗能段承担的剪力占楼层总剪力的比重在一个相对固定的范围内变化,且这个比重随支撑布置跨数的增加而上升。

摘要：针对非制冷微悬臂梁电容式红外探测器,设计了一款焦平面读出电路.根据电路噪声建模与分析,对电路进行了优化设计以抑制噪声.采用0.35μm的CMOS工艺设计,制造了16×16读出电路原型.测试结果表明,5V电源电压、50Hz帧频下电路总功耗为16.5mW,典型工作模式下线性度为99.2%,通道一致性大于97%,等效输入噪声电荷小于150e.

摘要：提出了一种新型红外读出电路的像素结构---四像素共用BDI结构(Quad-Share Buffered Direct-Injection:QSBDI)。在这种电路结构中,4个相邻的像素共用一个反馈放大器。在开关的控制下,像素可以实现积分然后读出(ITR)和积分同时读出(IWR)功能。在30μm×30μm的像素面积中,实现了略大于0.9pF的电容和4.2pC的电荷存储能力,平均功耗只有500nW。在实现低功耗的同时,该结构使像素级的固定模式噪声(FPN)只来源于局部的失配,与整个像素阵列的失配无关,从而使得这种像素结构非常适用于大规模2-D读出电路(Readout IC:ROIC)。后续的版图设计以及后仿真也表明这种像素结构是一种非常实用的像素结构。基于该结构的128×128的测试芯片已经设计完成,将在0.5μm工艺下进行流片测试。

摘要：介绍了320×288红外(IR)读出电路(ROIC)中列读出级的低功耗设计。采用新型的主从两级放大的列读出结构和输出总线分割技术相结合。其中主放大器完成电荷到电压的转换,从放大器完成对输出总线的驱动来满足一定的读出速度,总线分割是把320列分组来减少输出总线上的负载电容。通过spice的仿真可以发现,与传统的列读出级相比,这种新型结构的功耗由原来的47mW降到了现在的6·74mW,节省了80%以上的功耗。

摘要：介绍了一种面向384×288CMOS面阵性红外读出电路的低功耗设计.针对探测器的特点(输出阻抗约100kΩ,积分电流约100nA),新提出并实现了一种四像素共用BDI的QSBDI(Quad-shareBDI)像素结构.在QSBDI结构中,4个相邻的像素共用一个反馈放大器,从而实现了高注入效率、稳定的偏置、较好的FPN特性和低功耗.另外该384×288读出电路还支持积分然后读出、积分同时读出功能,还有两个可选择的增益以及4种窗口读出模式.128×128的测试读出电路已完成设计、加工和测试.电路使用CSMC0.5μmDPTM工艺流片,测试结果表明在每个子阵列输出的峰峰差异仅为10mV.在4MHz的工作频率下,像素级引入的功耗仅为1mW,芯片的整体功耗也只有37mW,实现了低功耗设计.

摘要：设计了一种用于微悬臂梁红外焦平面读出电路的片上ADC。该ADC采用流水线结构实现,采用带溢出检测的多位第一级和后级功耗逐级缩减的方案优化系统功耗,提高线性度。该设计采用0.35μm的CMOS工艺流片验证。测试结果表明:5V电源电压、10M采样率时电路总功耗为98mW,微分非线性和积分非线性分别为-0.8/0.836LSB和-0.9/1.6LSB;输入频率为1MHz时,SFDR和SNDR分别为82和67dB。

摘要：文中介绍了一种新型的128×128红外读出电路中的低功耗设计,包括像素级和列读出级两部分。在像素级设计中,提出了一种新型四像素共用反馈放大器(Quad-Share BufferedInjection,QSBD I)的结构:每个像素的平均功耗为500nW,放大器引入的功耗降低了30%,同时使像素FPN只来源于局部失配。列读出级采用新型主从两级放大列读出结构,其中主放大器完成电荷到电压的转换,从放大器驱动输出总线来满足一定的读出速度。通过SPICE仿真发现,与传统列电荷放大器结构相比,新型结构可节省60%的功耗。

摘要：提出了一种用于半导体辐射探测器读出的CMOS前端电路,该ASIC电路包含电荷灵敏放大器、跨导-电容型脉冲成形器、峰值检测/保持电路和甄别器,后两者结合一些逻辑电路实现了抑制脉冲成形器输出波形尾缘堆积的功能。该电路采用0.5μm、双硅三铝CMOS标准工艺设计,其核心模块电荷灵敏放大器和成形器经过了流片测试。仿真和测试结果验证了该电路的功能。