摘要：遗尿(Enuresis)系指五岁以上儿童无意识地排尿。遗尿症是危害儿童身心健康的常见病,国外报道发病率也颇高。国内长期多从生物学角度对待遗尿症的治疗,国外单纯使用遗尿治疗器治疗遗尿症其疗效报道相差悬殊,一般认为2～3个月疗程后显效,有人认为“很少有突然而愈者”。但在我们应用遗尿器治疗遗尿症过程中,发现心理支持疗法在其治疗过程中起特殊作用,故本文设计以心理支持疗法为主,同时使用遗尿治疗器治疗遗尿症,以观察其疗效。

摘要：经济的快速发展以及科学技术的进步,使得变电站自动化系统实现了对电网信息的管理,由于变电站事故的频繁发生,严重影响了供电企业的发展,造成了巨大的损失。因此,为了避免这种情况的发生,需要对35k V变电站的性能进行控制和管理,其中电气一次部分设计则是解决这一问题的关键之处。本文先是对35k V变电站电气一次部分的设计技术做了基本概述,随后对其相关的技术分析进行了详细阐述。

摘要：液晶功能膜的性能是由PDLC材料的结构、组成等决定的,通过设计制作液晶显示屏的创意产品项目式教学,让学生认识和理解结构决定性质的原理,并进行材料初步设计。设计制作液晶显示屏的创意产品是“设计制作液晶显示屏”项目式课程的一部分,是以现实生活中真实科学家的科研成果为基础,挖掘科学家在科研过程中要解决的问题、解决问题的思路和方法等,并以此为参照,按照“三步走”策略,将科研成果转化为科学课程的实践。

摘要：为实现给水加热型互补发电系统中太阳岛与动力岛更好耦合,本文建立了槽式集热器炯效率的热力学模型,分析了200 kW典型集热器效率随运行参数的变化规律:平均辐照600 W/m^2时最大效率为33%左右,最佳温度范围为250～350℃,并进行了实验验证,最后分析了互补发电系统集热场效率在设计辐照和偏离设计辐照时的特性规律,初步给出了热互补电站设计的原则。本研究结果为太阳能与火电互补发电技术的集热场设计提供了一个基本依据,具有较好的工程实用价值。

摘要：在CC-NUMA架构系统中,为了减少缓存一致性维护的开销,大规模CC-NUMA系统通常采用多级缓存一致性域设计,降低平均一致性维护操作数量,从而有效缓解系统性能扩展与一致性维护开销的矛盾.传统的MESI,MESIF,MOESI协议主要是针对单级一致性域优化设计,并且没有考虑到大型数据库应用中查询(数据读访问)业务量占据主导地位的特点,故该类一致性协议在多级缓存一致性域场景下存在着跨域操作频度高、执行效率低等缺点.针对上述问题,提出了一种基于共享转发态的多级缓存一致性协议MESI-SF.该协议创建了一个共享转发态Share-F,允许多个一致性域内同时存在远端数据副本的可读可转发状态,从而能够为同一域内同地址的读请求直接提供共享数据,有效减少了跨域操作,提升系统性能.SPLASH-2程序集模拟结果表明,对于两级Cache一致性域系统,相比MESI协议,MESI-SF能够减少23.0%跨结点访问次数,指令平均执行周期数(cycles per instruction,CPI)降低7.5%;相比MESIF协议,MESI-SF能够减少12.2%跨结点访问次数,指令平均执行周期数降低5.95%.

摘要：随着物联网、云计算与网络舆情分析等应用的快速发展,大数据处理的应用已经成为数据中心的核心负载.数据中心服务器普遍采用多核处理器,而目录缓存作为多核处理器结构中维护缓存一致性的关键部件,对其结构研究(如稀疏目录)更多地关注于目录缓存的容量与可扩展性,更适合处理高性能计算等计算密集型应用.然而,当多核处理器执行延迟敏感的大数据应用程序时,目录缓存的高访存延迟严重制约了数据中心的服务质量.针对该问题,新型主从目录缓存结构优化了数据访问过程中的一致性协议通路,其中主目录区分共享与私有数据,管理私有数据的访存操作,降低私有数据的访存延迟,提高了从目录的容量利用率;从目录维护共享数据的缓存一致性,采用有限位标签结构,提高了从目录的存储效率.实验在Simics+GEMS模拟平台上对大数据程序测试集Cloudsuite-v1.0进行评估.结果表明在以大数据应用程序为主的运行环境下,与2倍容量的稀疏目录相比,主从目录缓存结构降低了24.39%的硬件开销,降低了28.45%的缓存缺失延时,提升了3.5%的处理器IPC;与缓存内目录相比,主从目录结构虽然损失了5.14%的缓存缺失延时与1.1%的处理器IPC,但是降低了42.59%的硬件开销.

摘要：针对当前AI专用加速器设计复杂且存在内存瓶颈等不足,提出一种通用型卷积神经网络加速器架构.其RISC(Reduced Instruction Set Computer)指令集支持不同类型卷积神经网络到硬件加速器的高效映射.其通用卷积计算模块是一个由多个基本运算单元组成的可重构三维脉动阵列,支持不同尺寸的二维卷积计算;脉动阵列规模可根据需要进行配置,适用不同的并行加速需求.为缓解内存瓶颈、提高算力,输入模块引入多级缓存结构,可实现对片外数据的高速读取;输出模块设计一种基于“乒乓”架构的多级数据累加结构,以实现卷积计算结果的高速缓存输出.将所提架构在FPGA芯片上予以实现,实验结果表明该架构凭借较少计算资源和较低功耗取得了与当前先进加速器相近的性能,且通用性更强.