摘要：平面剪裁和视景体剪裁是图形处理器中3D引擎的核心功能,而在进行复杂场景绘制时,剪裁操作容易成为整个3D引擎的瓶颈.对此提出一种优化的剪裁加速器结构,并完成了剪裁加速器单元的设计与实现.在Xilinx Vertex6XC6VLX760FPGA上进行原型验证,电路工作频率可以达到196 MHz,测试功能正确.在SMIC 65nm CMOS工艺下,电路工作频率达到315 MHz,满足设计需求.

摘要：针对图形处理器中经典的三维裁剪算法中的冗余操作以及双线性插值的一次多余计算,提出一种改进的裁剪算法,即利用多边形的几何关系使用多边形的顶点坐标和其内部一点的坐标,计算坐标之间的比例系数,进而用系数进行属性插值。仿真结果表明,改进的裁剪算法可以实现减少计算量,并提高硬件电路的效率。