摘要：设计了一款基于弛张振荡器的温度测量电路,通过参考/感应振荡器电路,将热敏电阻的阻值变化转变成数字化的频率信号送系统处理。弛张振荡器使用了具有施密特触发器相同功能的RS触发器,降低了芯片对工艺的要求,便于在低电压和宽温度范围正常工作。该温度测量电路被成功地应用于一款便携式电子体温计芯片,芯片采用0.5μm 1.5 V DMSP CMOS工艺,面积为1 250μm×1 260μm,在1.1 V的低电压下测量精度高达0.05°C,工作电流为30μA,待机电流为0.2μA。

摘要：设计了一种可快速锁定的宽频带CMOS电荷泵锁相环电路.通过增加一个自适应带宽控制模块,当锁相环处于捕捉状态时,增加环路带宽实现快速锁定;锁相环接近锁定状态时,减小带宽,保证环路的稳定性和减小杂散.同时还设计了能工作在宽频率范围的压控振荡器.该锁相环基于0.25μm CMOS工艺,供电电压为2.5V时,工作范围在960～2 560MHz,功耗为8.9～23.2mW,锁定时间小于12μs.

摘要：液位测量广泛应用于石油、化工、污水处理等领域,针对传统液位计测量时存在的弊端,设计了一种基于ARM的超声波液位测量系统。该系统以ARM为开发平台,硬件部分设计了超声波驱动电路、回波信号处理电路、滤波电路、A/D转换电路以及RS232通信电路。硬件设计时采用复位电路来保证系统的正常运行。软件设计时采用声速补偿、滤波等方法减少误差,提高系统稳定性。实验表明,该超声波液位计使用方便、精度高,可满足工业生产中对液位测量的要求,具有一定的工程价值。

摘要：针对现有污水处理监测中存在数据采集难度大、实时性不强、稳定性差等问题,设计了一种基于Zig Bee无线传感器的污水监测系统。该系统以微处理器STM32为控制核心,利用无线Zig Bee芯片CC2420以及各种测量传感器,设计了污水处理过程中多参数的监测系统。实际实验表明,该系统传输速率快、实时性强、稳定性高,可以有效地对工业污水进行远程监测。

摘要：针对现有三种常见无线射频识别密钥无线生成场景下,设计的相应密钥生成算法中存在的算法理论证明缺失、重放攻击、密钥伪造攻击以及RFID标签身份ID泄露的安全性问题,设计了更安全的基于激活标志位的改进RFID系统密钥无线生成算法。改进算法仅基于多种超轻量级位运算来组合构建安全的算法框架、降低成本和提高效率;利用激活标志位AckBit机制以及新鲜性机制抵抗重放、密钥伪造攻击;通过完整GNY逻辑证明过程与安全性对比进行分析,证明了目标算法的安全可行性。最后,给出原算法与改进算法之间的标签成本代价对比,表明改进算法在满足低成本的条件下具有更高的安全性。

摘要：为了提高舰船通信传输的稳定性,降低通信误码和失真,进行通信系统优化设计,提出基于激光传感器量化融合跟踪和信道均衡控制的舰船通信系统。构建舰船通信系统的信道模型,采用激光传感器量化融合跟踪方法进行通信信道均衡设计,结合波特间隔均衡和最小均方误差准则进行舰船通信系统均衡器设计,在通信系统的接收端设计调制解调模块进行通信信号调制和滤波处理,完成通信系统的优化设计。系统测试结果表明,设计的舰船通信系统能提高舰船通信信道的均衡性,输出误码率较低。

摘要：在开关电源中,输出电压反馈电阻的大小正比于其消耗功耗.为提高芯片系统效率,提出了低反馈电阻技术,低反馈电阻技术关键在于产生低的参考电压与反馈采样电压进行误差放大.给出了低至18 mV的基准电压电路的设计过程和仿真结果,设计了一种基于双极型、互补型、双扩散金属氧化物半导体(BCD)1.6μm工艺的功率LED照明驱动芯片以验证低反馈电阻技术.系统仿真结果表明:电路的运行效率高达95.6%,输出电流纹波系数为(2.14%)/V.

摘要：低压、低功耗模拟集成电路设计受到多种因素的制约。围绕这些制约因素,回顾了国内外在模拟集成电路低压、低功耗设计领域的方法和技术的发展现状,主要涉及:轨对轨设计技术、亚阈值工作区技术、阈值电压降低技术、组合晶体管技术、横向BJT技术、SOI技术等。分析并比较了各种设计方法的优劣;并对模拟电路低压低功耗设计技术的发展趋势进行了展望。

摘要：设计了一种应用于生物电信号采集的前端放大器。采用间接电流反馈技术,提高了放大器的线性度和共模抑制比。采用负反馈环路,消除了采集过程中电极产生的极化电压。采用0.18μm混合信号CMOS工艺对电路进行设计,使用Cadence Spectre进行了仿真。结果表明,该电路在3V供电下消耗的静态电流为4.5μA,在0.3Hz^1.3kHz的增益带宽内增益为37dB,能够消除50mV的极化电压,共模抑制比为98dB(50Hz工频处),噪声效率因子为11.5。

摘要：针对传统的移动节点定位方法主要应用在二维平面内的局限性,提出一种适用于三维空间定位的粒子滤波算法.考虑到移动节点定位的实时性,将算法用硬件实现.针对粒子滤波算法运算量大、并行度低的问题,对其进行改进,降低算法的计算复杂度,采用流水线架构,使整体运算速度变高,而且资源消耗较少.通过SystemC进行架构设计,进一步提高硬件设计的效率.最后在FPGA上完成算法的硬件实现,实验结果表明改进算法与硬件实现方案有良好的定位精度,硬件消耗为6 826个逻辑单元,平均执行时间降低了约1/3.