摘要：智能楼宇系统与一般的民用建筑有着明显的区别。所谓的“智能化”,就是对建筑物的安全及可能存在的安全风险进行管理。通过对工程施工现场调研,发现工程施工中给排水问题是突出的,具有典型意义。为了更好地解决给排水问题,各施工单位应充分发挥其在建筑领域的优势,对其进行设计与管理。近几年,越来越多的工程设计人员把智能化的系统与给水工程有机地结合起来,利用智能化的技术对给水进行控制,对供水的质量、水量进行实时监测,从而使工人的劳动强度大为减少。本文从对智能建筑与给水工程之间的关系进行了分析,并对其在建筑设计、运行、管理方面的应用进行了探讨,希望对同类项目有一定的借鉴作用。

摘要：以长青湖水环境治理为例,贯彻“两治一管”的治理原则,在针对源头污染源输入大力治理的同时紧盯内源污染,内外兼施确保治理效果,以长效治理为准则确保不发生二次退化问题。阐述城市湖水治理新方法,有效改善了当地生活水源质量,提高了周边居民的生活品质。

摘要：为解决阈值电压对电源电压和输入信号的受限问题,提出一种实用的电平位移电路,为运放的输入级提供良好的电平位移。采用互补金属氧化物半导体(CMOS)0.5μm工艺设计的低电压全摆幅CMOS运算放大器,中间级采用适合低电压工作的低压宽摆幅共源共栅结构,输出级采用传统的Class A类得到轨至轨的输出。采用Hspice软件对所设计的电路进行仿真。研究结果表明:当电源电压降至或者小于NMOS与PMOS的阈值电压之和时,在任何共模输入电压下,该运放都能正常工作,实现输入级的全摆幅和恒跨导;在1.3 V单电源供电情形下直流开环增益达106.5 dB,单位增益带宽为2.3 MHz,功耗178.8μW。电路结构简单紧凑,具有实用的电平位移功能,适合于低电压应用。

摘要：随着数据传输的速率不断提高,信道对数据的损耗愈发严重,采用传统的连续时间线性均衡器(CTLE)对信号的均衡补偿已无法抵消信道对信号的严重衰减。为了更好地补偿衰减,对传统的CTLE均衡器做了进一步的改进,提出了基于负电容的新型CTLE。在传统的CTLE基础上,使用两个交叉耦合的MOS管构成负电容,将其叠加在传统一级CTLE的输出端,形成二级结构,可以增加高频增益和实现更大的带宽,以便更好地补偿信道的衰减。仿真结果显示,在25 Gibit/s的数据传输速率下,负电容结构的均衡器具有良好的补偿能力,经过均衡后,眼图的水平张开度达到了0.9个码元间隔(UI)以上,采用负电容结构的新型CTLE,对于提升整体传输数据速率具有重要意义。

摘要：为满足安防监控系统的运营需求,助力监控产业的快速发展。本文提出一个适用于运营级安防监控平台的设计方案,从系统组成方案、网络传输及拓扑、存储以及扩展和兼容等方面阐述系统总体方案,并简述系统主要功能组成设计及实现等。

摘要：为给超高速数模转换器提供稳定的时钟信号,该文基于TSMC 40 nm CMOS工艺设计一款宽带低噪声的锁相环芯片。该芯片设计由二分频和计数器构成的分频器电路,减小吞脉冲带来的时钟抖动,从而优化噪声性能;此外,设计3位差分开关电容阵列,实现宽范围调谐的同时确保相邻调谐区间互相重叠,从而避免工艺误差导致的调谐盲区;最后还设计三阶环路滤波器及改进型差分电荷泵的电路。仿真结果表明,该锁相环具有19.6~27.8 GHz的宽带调谐范围,整体功耗为30 mW,输出频率频偏1 MHz处的相位噪声为–95.6 dBc/Hz。与其他文献的锁相环对比,在其他指标相当的前提下,该锁相环在调谐范围上具有先进性,可作为高性能的时钟信号。

摘要：以重庆市沙坪坝区歌乐山街道中的一段排水管网为例,通过SWMM模型对管网进行水力分析,并采用遗传算法(PGA)作为优化引擎。建立优化模型:将现有管道的修复或更换、雨水蓄水池的位置及其大小、现有抽水泵机组的初始状态以及每台泵的启动和停止水位作为决策变量。为评估每种解决方案的优劣性,设计出成本函数:联系洪水水位和相关损害成本的成本函数或损害函数;蓄水池成本函数,它将建造蓄水池的投资成本与其体积联系起来;管道修复成本函数,它将修复或更换管道的成本与其直径联系起来;根据每个水泵机组的成本函数,给出运行过程中消耗的电能成本。结果表明,改造后的管网能解决案例中排水网络的洪水问题。

摘要：设计并实现了一款超宽带高速模数转换器(ADC)芯片。该ADC采用时间交织的架构,提高了数据转换的速率;改进了前端接收电路,增加了信号的模拟输入带宽;使用优化的自举开关电路以增加信号采样率;并通过高速的自校准比较器,校准比较器的输入失调电压,保证信号量化的速度。基于40 nm CMOS工艺对该ADC进行了设计和流片。测试结果表明:该ADC芯片采样率可达36 GS/s,3 dB带宽可达18 GHz,且在模拟输入信号的全频带内,有效位数(ENOB)可达2.5 bit以上。该芯片可以对DC^18 GHz内的射频信号直接采样,简化超宽带接收机的结构,满足超宽带接收系统的应用需求,具有系统结构简单、成本低、集成度高的优点。

摘要：介绍了一种基于4脉冲幅度调制(PAM4)SERDES接收机中的专用数字信号处理器(DSP),主要解决高速串行接口中在50~64 Gb/s的超高速传输速率和20~30 dB大幅度信道衰减下的数据恢复问题.该DSP的32路并行结构使系统能够处理50~64 Gb/s的高速数据信号;同时,应用了16-tap的前馈均衡器(FFE),解决了20~30 dB大幅度信道衰减下的数据恢复问题;运用了最小均方算法(LMS)的自适应算法与FFE结合使用,使其能够在不同的信道衰减下都能够自适应的找到最佳的高频补偿并消除传输信道所产生的衰减影响和码间干扰(ISI)问题;同时,为解决传统判决反馈均衡器(DFE)在实现并行结构时带来的反馈环路的时序紧张问题,采用了预判决式结构改良的DFE,其级联在FFE后用来消除剩余的ISI并判决出正确数据信号从而配合FFE均衡恢复出原数据信号.该DSP架构在通过仿真验证后利用28nm CMOS工艺进行了加工制造,通过仿真验证和测试验证发现其能够在50 Gb/s的传输速率和20~30 dB信道衰减下达到良好的均衡效果.最终的DSP芯片面积为2.02 mm^(2),误码率最低到5.21e-9.

摘要：高速串行接口技术是当前高速数据传输的关键技术之一,而前馈均衡器(FFE)是高速串行接口中的重要模块电路。设计了一款工作在40Gb/s、用于高速串口发送端的前馈均衡器;分析了FFE求和模块、延时模块对均衡效果的影响;采用LC网络作为延时单元,并通过设计闭环反馈控制来控制延时时间,解决了高速均衡电路的延时实现问题。电路采用TSMC 65nm CMOS工艺进行设计和仿真,后仿真结果表明,在40Gb/s数据传输时,该3抽头FFE电路具有20dB的均衡能力;在TT_27℃工艺角、1.0V电源电压下,电路功耗为51.52mW。