摘要：降低电压可以有效减少功率消耗,但是严重影响电路效能。为了维持芯片在相同的效能下工作,又要节省消耗功率,我们使用多电压源的设计作法。使用多电压源的芯片设计方法就是在关键路径(Critical Path)上的组件使用高电压,而非关键路径(Non-Critical Path)上的组件则使用低电压源。这样子就可以使电路在具相同的效能之下,还可以有效的节省功率。将我们的设计应用在相同的电路,可以让使用者选用不同的效能与功率消耗的组合模式,我们采用双电源的方式设计芯片,对于双电压源上的组件分布,还有组件如何给定不同的电压,及低准位和高准位输出之间的转换,这些都是需要考虑的范围。所以如何实现出这种可规划电压的电路设计方法,还有将这些组件做群组,并做适当的摆放来减少面积增加的问题,与如何控制这些组件的电压,并将此双电源设计在MPEG VLD的芯片,成功的实现依效能与功率消耗区分为三段的调节模式:快速、正常与省电,芯片成功实证此方法除可降低功率外,并可有效用于功率管理,功率节省范围可达65%。

摘要：本论文设计是结合3D IC的电源质量量测、电源管理机制技术与频率供给管理机制并进行芯片验证。为了精确的评估所产生的电源问题,我们需设计了一个内嵌式的电压量测设计(Built-In Voltage Measurement- BIVM)来量测电压准位,了解电压降的情形,将电压降的情形侦测后再以数字方式来控制电源开关,以便调节电压准位,以稳定电压供应,来做电源质量管理。我们利用控制PMOS的Power Switch Module (PSM)的开启程度来调节电压,更利用电源压降量测电路进行回授控制电源管理机制,同时调节电源供应与频率供给,如此不只可以让使用者了解当时的电源压降外,还可以让电路自行调节到稳定的状态,并达到减少多核心或3D IC功率消耗的目的。

摘要：由于骨牌逻辑电路通常较互补式金氧半组件电路计具有较小的面积与更快的速度,所以已经被广泛使用于设计高速电路如微处理器的设计中。虽然有许多关于动态电路的研究,然而大部份的研究却忽略探讨如何实现其研究成果。在本论文中,我们设计了一个创新的双相操作高速动态电路,它具有管线式(pipeline)的电路结构,运作速度不受电路复杂度的影响,使得它的效能较传统动态电路的提升极多,因具容忍频率歪斜(skew tolerant)的特性,可使用标准组件之设计流程来设计。最后,芯片测量结果证明完成了下述设计目标:一个Performance Scalable的very high speed dynamic 32 ×32 bits之multiplier具有下列特性:1) 高速频率操作,工作效能较一般传统动态电路改善甚多。2) 可以为容忍clock skew,使用Duty Cycle Pulse Generator (DCPG)的技术来产生double clocking的时间,可借由DCPG来克服process variation及cell based design clock tree routing所造成的skew的问题。3) 使用BIST技术作为正常效能的自测功能,此功能可转为本芯片在process后仍可以调整电路效能,做为电路performance management的机制。

摘要：为了降低TFT-LCD闸驱动电路中电晶体因長期承受高的闸电压应力造成門限(Threshold)电压之劣化现象,本研究中用双下拉结构与放电路徑方式设计了一个高可靠性的TFT-LCD面板整合(On-panel)闸驱动电路。其中,交互道通的双下拉结构減少下拉电晶体的承力時間;放电路径则将输出驱动电晶体高的闸极电压及時洩放。所提结构由台积电(TSMC)0 .35μmCMOS制程技术制作之评估晶片经测试显示,门限电压的偏移量減少了近45 % ,改善效果极为显著。应用到α-Si TFT-LCD面板整合闸驱动器上,其成效当可预期。

摘要：研究了5年生钟萼木幼树株高、地径连年生长、侧枝分生特性。结果表明,调查群体5年生株高、地径平均值、最大值与最小值分别为2.0 m、3.4 m、0.5 m和3.2 cm、9.5 cm、0.5 cm;群体幼树株高、地径生长分布遵循正态分布;幼树群体的株高、地径生长在早期表现显著的遗传分化。1～5年生幼树的株高、地径年生长量表现为:株高在前3年表现较低生长量,第4、5年明显加快;地径在第1年生长量占比较大。幼树株高小于2.0 m的个体未发现分生侧枝,冠幅小且高生长较缓慢。