摘要：提出一种适用于低压快闪存储器的电流模式的低压灵敏放大器.该灵敏放大器在基准电流产生电路中使用电阻电流镜代替传统的晶体管电流镜,使得基准电流产生电路的工作电压减少了一个阈值电压,从而降低灵敏放大器的工作电压.位线电压控制电路中运算放大器的使用减少了由于温度和工艺变化所引起的位线电压变化,进而提高读取操作的精度.采用中芯国际90nm工艺设计,提出的灵敏放大器在1.2V电源电压时的读取时间是14.7ns,相对于传统的结构,单个灵敏放大器的功耗被优化了13%.

摘要：提出了一种适用于闪存的高速灵敏放大器。该灵敏放大器删除了位线嵌位电路,直接使用1.2 V电源供电的预充电路预充选定单元的位线到1.2 V电压级,与传统的通过位线嵌位电路嵌位的位线电压（0.5~0.8 V）相比,不仅节省了位线电压的稳定时间,而且增强了读取单元的电流窗口,进而减少感应延迟。在位线多路选择器中使用低压p沟道型晶体管,避免了列译码器中电压级移位器的使用,结果增强了位线有效预充时间。采用90 nm闪存工艺设计,提出的灵敏放大器在2.5 V电源电压时的读取时间是11.2 ns,相对于传统的结构,单个灵敏放大器的读取速度被优化了约20%。

摘要：提出了一种适用于闪存的瞬态增强的无片外电容低压差线性稳压器（LDO）。该LDO采用了具有超低输出阻抗的缓冲器驱动功率管和高能效基准方法,缓冲器采用并联反馈技术降低输出电阻以增强功率管栅端的摆率。高能效基准电路在静态模式输出小基准电流以减少静态功耗,而在工作模式提供大的基准电流以增加闭环带宽和功率管栅端的摆率。设计的LDO应用于采用70 nm闪存工艺制造的、工作电压为2~3.6 V和存储容量为64 M的闪存中。测试结果表明,该LDO输出的调制电压为1.8 V,最大输出电流为40 m A,在没有负载的条件下仅消耗8.5μA的静态电流,在满载电流变化时,用于闪存时仅有20 ns响应时间且最大输出电压变化仅为72 m V,满足高速闪存的要求。

摘要：提出一种适用于flash memory的无片外电容的低压差稳压器设计.利用米勒补偿和自适应基准技术获取高稳定性和增强的瞬态.该低压差稳压器利用片内小电容作为频率补偿的同时还通过它的耦合效应形成高速反馈环路以获得快速的瞬态响应.该电路在低负载情况下具有很低的静态电流和在高负载情况下的高电流效率.提出的稳压器采用90nm工艺,在1.45V到3.8V操作电压范围内,输出1.3V的调制电压和10mA的最大输出电流.对于Flash Memory应用来说,当负载瞬态变化时,提出的低压差稳压器的建立时间仅仅为20ns.芯片面积是40μm*280μm.

摘要：本文通过对开关电源原理的分析阐述了DC-DC电源管理芯片内部的各个模块的工作原理,提出了设计思想,详细的解释了功能模块的工作原理,最终采用BiCMOS工艺实现此芯片。

摘要：Verilog HDL是用于逻辑设计的硬件描述语言,并且已成为IEEE标准。《Verilog HDL程序设计》课程是电子类及计算机工程类学生的重要课程,不仅可以使同学们对数字电路设计技术有更进一步的了解,而且可以为以后学习高级的行为综合、物理综合、IP设计和复杂系统设计和验证打下坚实的基础。针对《Verilog HDL程序设计》课程教学中存在的问题,提出了适合该课程的教学方法。

摘要：新文科作为包含人文科学和社会科学两大门类的主干学科,肩负强化国家软实力和引领高等教育价值观的重要使命,亟需开启复合创新型人才培养的新征程。创新之“新”重在交叉融合,单一化的知识体系已无法满足科学和社会发展对复合型人才的需要,学科知识在内在发展规律的驱动下逐渐趋向交叉融合。文章基于“三维交叉、四度融合”的学科交叉与融合创新,着眼于商科视角,从顶层设计、运行机制、出入口机制和保障机制四个方面探讨新文科人才的培养路径,以期在创新教学范式和人才培养方面有所裨益。

摘要：物联网通信技术课程是物联网工程专业的一门重要专业基础课,是后续传感网络、硬件工程设计等课程的基础。该课程涉及的通信技术和标准众多,课程内容枯燥,难于理解,实践性较强。为了让学生更好地理解基础的理论知识和培养学生解决实际问题的能力,本文对该课程的实践教学方法做了研究与探讨。

摘要：针对矿井工程项目管理要求和信息需求,采用系统设计的思想,从矿井工程实际的管理模式出发,并考虑满足工程项目管理软件的功能需求,分析了矿井工程项目管理系统的总体结构,提出了一种将B/S模式应用于矿井工程项目管理系统的体系结构。对系统主要功能和特点进行了分析,给出了系统的实现方案和过程中的难点。该系统的应用将能够提高矿井工程管理的质量,特别是进行高效率的投资分析和动态控制。

摘要：2004年第7期刊登的一文,我认为马老师的实验设计在原理上存在错误,现作如下分析: