摘要：以智能化科研(AI for Science)为核心的第五科研范式已经在多个自然科学和高技术领域得到了广泛应用。与人工智能(AI)在自然科学领域的应用强调发现新原理、新机理和新规律不同,高技术领域更强调用AI技术来发明创造新方案、新工具和新产品,以解决特定的领域问题。文章总结了AI在高技术领域的应用——“技术智能”(AI for Technology)的典型特征和科学问题,并以CPU芯片全自动设计为例介绍过往的成功案例。最后,文章指出技术智能的目标不仅是加速创新流程并减少人工投入,同时也希望其具备更强的创造能力,最终超过人类的水平。

摘要：作为目前最常见的程序综合问题,示例编程通过用户提供的输入/输出示例生成程序,为编程能力不足的开发者提供了便利。近年来,示例编程已经被应用于Microsoft Office Excel办公软件的自动编程,以及勘探、测井、航空航天等领域。鉴于目前示例编程鲜有关于二进制流的研究,本文针对基于真值表函数自动生成问题具有函数表达式的语法符号序列中各语法符号的关系与它们的距离大小无关、函数表达式的生成语义规则与布尔向量函数采样的结果长度无关的特点,设计了一种神经网络模型和算法,在程序综合、功能等价和序列匹配的指标上分别取得了70.56%、64.66%、0.6355的结果,分别优于现有最先进的程序综合模型55.07%、49.70%、0.5690。

摘要：芯片是现代信息社会的关键基础设施,未来人机物三元融合的智能万物互联时代将需要大量不同种类的专用体系结构芯片。然而,芯片设计本身代价很高,具有设计周期长、过程非常复杂、专业门槛高的特点。因此,智能万物互联时代芯片需求多和芯片设计代价高之间产生了巨大的矛盾。文章提出利用芯片学习(Chip Learning)来取代芯片设计以解决上述矛盾,即采用学习的方法来完成芯片从逻辑设计到物理设计的全流程。芯片学习的目标是通过学习使得芯片设计完全不需要专业知识和设计经验,可以在短时间、无人参与的情况下高效完成。

摘要：如何生成高质量的验证激励是功能验证中的核心问题之一.随着功能验证的不断进行,验证激励的有效性也随之降低.为了提高验证激励的质量,提出一种在线筛选技术来处理验证激励.该技术采用单分类支持向量机来在线地构建分类器,以对新生成的验证激励是否冗余进行预测,如果是冗余的,则不进入仿真阶段进行仿真.在此基础上,进一步提出指令序列核函数来衡量不同指令序列的相似程度.实验结果表明,与约束随机生成技术相比,文中技术可以减少约83%的验证激励及79%的验证时间.

摘要：特征融合网络通过融合多尺度特征来提高目标检测精度,是深度学习目标检测框架中的关键部分.已有的研究工作通过优化融合网络的拓扑结构来提高结果精度,忽略了所需的硬件资源开销以及特征选择和特征融合操作对结果的影响.本文提出了支持多尺度特征融合的注意力感知融合网络(Attention-aware Fusion Network,AFN),通过软硬件协同可实现硬件开销(参数存储、计算时间等)敏感的神经网络自动搜索,从融合网络的特征、路径和操作三方面实现一体化的优化部署.实验结果表明,当主干网络为ResNet50时,在实现相似检测精度时,相比现有最先进的搜索网络NAS-FPN,本文方法的参数量和计算量分别减少29.6%和22.3%,相比现有人工设计网络FPN,本文方法的AP可以提高2.1%.当主干网络为VGG时,相比现有最先进的搜索网络Auto-FPN,本文方法的AP提高了1.7%.

摘要：处理器设计面临的重要挑战是如何在庞大的设计空间中高效地找到满足约束的设计结构,而预测模型方法是探索复杂设计空间的重要方法.为了提高预测模型的实用性,提出一种基于模型树的多核设计空间探索技术.首先对整个设计空间中部分设计结构进行采样模拟,然后通过模型树算法构建设计参数与处理器响应之间的预测模型,最后通过该模型预测出其他设计结构的响应以找到满足约束的最优设计.实验结果表明,与现有的基于支持向量机和人工神经网络的预测模型技术相比,针对性能预测,采用文中技术能够提高74.87%和38.87%的准确度;针对能耗预测,能够提高2.66%和16.82%的准确度.

摘要：硬件加速器能够有效地提高当前计算机系统的能效.然而,传统的硬件加速器(如GPU,FPGA和定制的加速器)和内存是相互分离的,加速器和内存之间的数据移动难以避免,这使得如何降低加速器和内存之间数据移动的开销成为极具挑战性的问题.随着靠近数据的处理技术(near-dataprocessing)和3D堆叠DRAM的出现,我们能够将硬件加速器集成到3D堆叠DRAM中,使得数据移动的开销大大降低.然而,由于3D堆叠DRAM对面积、功耗和散热具有严格的限制,所以不可能将一个功能复杂的硬件加速器完整地集成到DRAM中.因此,在设计内存端的硬件加速器时,应该考虑将加速任务在CPU和加速器之间合理地进行划分.以加速大数据系统中的一个关键操作hash joins为例子,阐述了CPU和内存端加速任务划分的设计思想.以减少数据移动为出发点,设计了一个包含内存端定制加速器和处理器端SIMD加速单元的混合加速系统,并对应用进行分析,将加速任务划分到不同的加速器.其中,内存端的加速器用于加速数据移动受限的执行阶段,而处理器端SIMD加速单元则用于加速数据移动开销较低成本的执行阶段.实验结果表明:与英特尔的Haswell处理器和Xeon Phi相比,设计的混合加速系统的能效分别提升了47.52倍和19.81倍.此外,提出的以数据移动为驱动的方法很容易扩展于指导其他应用的加速设计.

摘要：随机测试生成技术是当今大规模集成电路仿真验证流程中的重要支撑技术.覆盖率驱动的随机测试生成方法是目前该领域研究的热点.遗传算法具有部分优化问题的黑盒特性,不需要了解问题的太多先验知识,适合处理黑盒优化问题.因此,将遗传算法应用在覆盖率反馈驱动随机测试生成时,不需要复杂的领域先验知识,节约了大量的专家时间,提高了验证的自动化程度.分析了各种基于遗传算法的覆盖率驱动的随机测试生成方法,并在此基础上设计和实现了基于遗传算法的全芯片级覆盖率驱动随机验证平台.该平台被实际应用在龙芯处理器的验证中,实验结果表明,平台有效提高了验证效率.

摘要：针对动态二进制翻译(DBT)系统对地址转换过程进行一致性维护的基于锁操作的传统方法会在单线程和多线程执行中都造成严重的执行开销的问题,提出了优化一致性维护的机制,通过跟踪热点跳转,在命中率较高的热点跳转的地址转换过程中,避免使用锁操作,仅在检测到并发读写冲突时进行冗余的地址转换。为实现上述检测过程,提出了指令执行时序和地址转换数据的优化设计方法。在基于Godson-3处理器的X86模拟平台上,实验结果显示,优化机制极大地提高了二进制翻译的执行效率,在SPEC CPU2000/2006单线程测试中能够降低平均27.7%(1.8%到58.5%)的执行开销,在NPB多线程测试中能够降低平均18.4%(3.3%到64.6%)的执行开销。