摘要：为了研究可控硅结构的静电释放保护器件结构尺寸与性能的关系,采用0.5μm的5 V/18 V CDMOS工艺流片两组SCR ESD器件,使用传输线脉冲测试系统测试器件的性能参数。实验结果表明,随着N阱内P+区和P阱内N+区间距从6μm增加到22μm,ESD器件的维持电压线性增大,从2.29 V升高到9.64 V,幅度达421%;单位面积的失效电流线性减小,幅度约为63%。分析与仿真结果表明,该线性关系具有普遍适用性,可用于调节器件的健壮性和功率耗散能力,满足智能功率集成电路的高压ESD防护需求。另一组随着P阱内P+区和N+区间距增大,维持电压和失效电流呈现非线性的变化,但触发电压迅速降低,可用于实现高压SCR ESD器件的低触发电压设计。

摘要：介绍了基于IP的可重用的SOC设计方法;选用MC8051IP核为核心控制器,自主开发了UARTIP核、I2CIP核、USBIP核,采用Wishbone片上总线架构,集成了一个MCU系统;同时设计了针对此MCU系统的微机调试软件和硬件调试器,并实现了MCU系统的FPGA验证和整个系统的功能验证。设计中采用了开发8051行为模型的方式,缩短了系统仿真的时间;而USBIP核设计则采用双缓冲区结构,方便了系统集成,提高了传输速度。

摘要：介绍了通用FPGA器件的结构和功能,阐述了基于FPGA器件设计的特殊性.采用SOPC技术,把一个由许多芯片组成的单片机系统集成到一块FPGA芯片上,对其功能进行了分析,结果表明:基于FPGA器件的设计可以简化电路,优化复杂电路的性能.

摘要：采用0.6μm CMOS工艺设计了一种低压低功耗的运算放大器。该放大器利用工作在亚阈值区的CMOS基准源,在此基础上运用了PMOS差分输入级,以及CMOS推挽输出级结构。电源工作电压1.8 V^5.5 V,静态工作电流仅为μA级,并具有80 dB的开环增益、高电源电压抑制比和高共模抑制比等特点。

摘要：本文对用于治理VOC_(S)废气的活性炭吸附系统进行了热交换过程的整理分析,并提出流程优化意见,经过节能优化后,可以节省活性炭吸附系统16.6%的热负荷,从而达到节能目的。

摘要：标志塔属典型高耸结构,对风荷载作用敏感;TMD机械构造简单,可以显著提高结构安全性和可靠性;谱分析矩阵表达中,将系数矩阵、增广矩阵进一步扩充,可同时进行多TMD参数优化,效率较高,与时程分析互为补充验证。