限定检索结果

检索条件"作者=金君潇"
3 条 记 录,以下是1-10 订阅
视图:
排序:
基于USB 2.0/MAC协议变换的延长系统设计
收藏 引用
《计算机工程与设计》2015年 第4期36卷 906-910页
作者:曹杨 金君潇 虞致国 顾晓峰江南大学电子工程系轻工过程先进控制教育部重点实验室江苏无锡214122 
为克服通用串行总线(USB)在远程通信中的不稳定性和传输时延问题,延长USB接口的传输距离,提出一种修改和自定义的以太网MAC协议,并采用该协议与USB 2.0协议之间的协议转换技术,建立一种基于FPGA的USB延长系统。数据由USB设备/主机传入F...
来源:详细信息评论
基于VMT的USB2.0功能验证平台的设计与实现
收藏 引用
《电子与封装》2015年 第6期15卷 23-27,43页
作者:金君潇 王亚军 黄朴 虞致国 顾晓峰 于宗光江南大学电子工程系轻工过程先进控制教育部重点实验室江苏无锡214122 中国电子科技集团公司第58研究所江苏无锡214035 
针对大规模混合SoC功能验证速度慢的问题,在基于USB 2.0数据传输的SoC设计基础上,提出了一种能快速验证USB 2.0协议的功能验证平台。使用验证模型技术,通过硬件描述语言搭建了完整的协议验证平台,包括Vera语言编写的主机VIP、用Verilog...
来源:详细信息评论
USB2.0设备接口芯片从模式设计与实现
收藏 引用
《电子与封装》2015年 第8期15卷 25-28 48,48页
作者:金君潇 王亚军 赵琳娜 虞致国 魏敬和 顾晓峰江南大学电子工程系轻工过程先进控制教育部重点实验室江苏无锡214122 中国电子科技集团公司第58研究所江苏无锡214035 
为了使USB接口能适应多样化的外围设备,以USB高速设备接口芯片的SoC模型为基础,设计并实现了一种从属结构的数据传输模式,详细分析了从模式传输原理、端点工作机制、固件程序设计、仿真平台设计及仿真结果。以Verilog硬件描述语言设计...
来源:详细信息评论
聚类工具 回到顶部