摘要：为避免芯片内部因温度过高而造成损坏,以及确保芯片的可靠性和稳定性,基于0.18μm CMOS工艺设计并实现了一种高精度高灵敏度过温保护电路。该电路通过引入带有温度系数电压的反馈技术,产生带有温度信息的逻辑电平,实现对电路工作状态的控制,并给出细致的推导过程。基准电路可在宽范围的输入电压和温度下正常工作,保证过温保护电路有稳定的工作状态和稳定的输出。电路包含正反馈结构,加速温度检测信号输出的翻转,提高灵敏度。仿真结果表明,当温度超过160℃时,保护电路开启,当温度降到150℃时,保护电路关闭,且有10℃的温度迟滞量。该电路能很好地抑制电源电压变化造成的阈值点的漂移,有较高的精度,确保电路性能的稳定。

摘要：设计了一种应用于数字温度传感器的低功耗CIC(Cascade-Integrated-Comb)抽取滤波器。在功能上,控制滤波器单次转换和抽取倍数可变;在架构上,采用非递归和多相分解的方式分六级实现CIC滤波器。通过利用不同相位的时钟控制多相分解的各个通道数据传输,避免产生多相分解控制逻辑电路。采用同步和异步分频相结合的技术产生时钟分频电路,减少分频电路的复杂性。使用资源共享技术及将乘法运算转换为移位相加运算,能够减少多相分解引入的系数对电路的影响。经过逻辑综合和功耗分析验证表明:设计的滤波器系统功耗为流水线Hogenauer CIC系统功耗的28.6%,为传统非递归CIC滤波器系统功耗的45%。

摘要：忆阻理论的提出极大地推进了混沌系统的发展,丰富了混沌电路的动力学行为。运算放大器因其强大的信号处理能力,成为忆阻器电路模型的重要组成部分。本文基于低功耗差分对构建了一种极简化的运算放大器,该运算放大器将所需晶体管数目减少至2个;以此运算放大器为基础,设计了新型二阶磁控忆阻器的模拟等效电路模型和硬件实验电路。结果表明:激励信号频率增加,斜“8”字形紧磁滞回线的旁瓣面积减小;激励信号幅度增加,斜“8”字形紧磁滞回线的旁瓣面积增加。电路仿真结果与硬件电路实验结果验证了新型磁控忆阻器模型的有效性与设计方法的正确性。

摘要：在芯片上电过程中,需要复位电路提供一个复位信号,保证系统正常启动。为了解决传统电路中起拉电压和复位时间较难控制等问题,提出一种利用反相器翻转电压设置起拉电压、电容控制复位时间的新型结构。该上电复位电路在MXIC0.5μm CMOS工艺上得以验证实现。测试结果表明在正负电源分别为0V和-5V的情况下,电路的起拉电平为-4.5V,复位时间为3.44ms,满足工程要求。

摘要：摘要:概述了国内外IP产业的发展情况,论述了我国发展IP核复用技术SoC设计的可能性和必要性,IP核种类。

摘要：设计了一款应用于MEMS麦克风的电荷泵电路。在动态的电荷传输开关型电荷泵中,增加了时钟电平倍增电路和负反馈电路,使得电荷泵在工艺偏差、温度以及电源电压变化时能够输出稳定的高压。电路基于0.3μm CMOS工艺实现,Spectre仿真结果表明,在1.6-3.6V电源电压范围及所有工艺角下,电荷泵能够输出偏差在±5%以内的14V高压,与相同条件下的传统静态电荷传输型电荷泵相比,升压单元减少了33%,有效提高了效率,节省了面积。

摘要：设计了一种带曲率补偿的电流模式基准电压源。采用CTAT电流补偿技术和高低温分段补偿技术,降低了基准电压的温度系数。采用斩波稳定技术和2阶低通滤波器,减小了失调电压和斩波引起的纹波。后仿真结果表明,在5 V电源电压、-40℃~150℃温度范围的条件下,基准电压源的温度系数为8.39×10-7/℃。Monte Carlo仿真结果表明,使用斩波稳定技术后,该基准电压源的3σ误差由原来的±0.904%降为±0.011%。

摘要：设计了一种14位100 MS/s的流水线模数转换器(ADC)。采样保持电路与第1级2.5位乘法数模转换器(MDAC1)共享运放,降低了功耗。提出了一种改进的跨导可变双输入开关运放,以满足采样保持和MDAC1对运放的不同要求,并消除记忆效应和级间串扰。ADC后级采用5级1.5位运放共享结构。基于0.18μm CMOS工艺,ADC核心面积为1.4 mm^2。后仿真结果表明,在1.8 V电源电压下,当采样速率为100 MS/s、输入信号频率为46 MHz时,ADC的信噪比(SNR)为82.6 dB,信噪失真比(SNDR)为78.7 dB,无杂散动态范围(SFDR)为84.1 dB,总谐波失真(THD)为-81.0 dB,有效位数(ENOB)达12.78位。ADC整体功耗为116 mW。

摘要：设计了一种适用于过高磁场抗扰度的电容式隔离型全差分Σ-Δ调制器。它采用单环2阶1位量化的前馈积分器结构,运用斩波技术降低低频噪声和直流失调。与传统的全差分结构相比,该调制器的每级积分器均采用4个采样电容,在一个时钟周期内能实现两次采样与积分,所需的外部时钟频率仅为传统积分器的一半,降低了运放的压摆率及单位增益带宽的设计要求,实现了低功耗。基于CSMC 0.35μm CMOS工艺,在5 V电源电压、10 MHz采样频率和256过采样率的条件下进行电路仿真。后仿真结果表明,调制器的SNDR为100.7 d B,THD为-104.9 d B,ENOB可达16.78位,总功耗仅为0.4 m A。

摘要：在加速度计中,需要数模转换器(DAC)提供一个稳定的偏压来消除重力加速度,要求DAC具有高精度、单调性和小面积等特性。为了解决传统电阻型DAC存在的大面积和传统电容DAC中存在的非单调性等问题,提出了一种电容电阻混合型DAC结构,并设计了一个10位的DAC,用于提供稳定偏压。提出一种新的电容共质心的版图布局,提高了DAC的精度。该DAC在0.5μm CMOS工艺上得以验证实现,微分非线性误差(DNL)最大为0.50LSB,积分非线性误差(INL)最大为0.82LSB,在5V和-5V的双电源供电条件下,芯片功耗为16mW,完全满足了工程需求。