摘要：本文详述了由一个具有分时处理能力的HDLC处理器对 12 8逻辑通道数据进行高速、并行、实时处理的设计与实现过程 ,并讨论了其实现关键技术 ,给出了系统中关键结点的功能仿真波形图 .

摘要：对一种支持 128 个用户的 PCI 总线桥接器电路所采用的电路结构、数据结构进行了分析,给出了总线时钟利用率和用户最大等待时间的分析公式,并在 PCI 总线规范和对电路进行时序仿真的基础上确定了公式的关键参数,给出了典型应用条件下的系统性能分析曲线。整个设计以现场可编程门阵列(FPGA)进行了功能验证。

摘要：设计了一种适合于多用户接入设备的通用128用户PCI-Qbus(Queue bus)桥接器。采用队列和链表结构进行数据收发管理，收发方向上的用户状态信息和桥接器状态信息可以独立传递，能够独立配置每个用户的工作属性。采用Xilinx的FPGA xc2s200pq208和xcv600ehq240分别实现PCI-Qbus桥接器和作为用户电路的128通道HDLC数据帧处理器，建立了桥接器功能测试系统。测试表明可以满足128个64Kbit／s用户的数据传输的要求。