摘要：为了减少纳米器件量子细胞自动机(QCA)电路的线交叉数和电路综合时采用的门电路类型,在介绍QCA细胞结构、逻辑器件、模块化设计技术以及最佳通用逻辑门ULG.2的基础上,提出基于模块化技术的最佳通用逻辑门ULG.2的QCA电路实现方案.利用最佳QCA通用逻辑门ULG.2设计了全加/减器、全比较器和4选1数据选择器.所设计的QCA电路均用QCADesigner软件进行模拟,结果表明:该电路不仅具有正确的逻辑功能,而且某些性能得到了很大的改善.特别地对于4选1数据选择器,与已有的多数门和反相器直接设计的电路相比,细胞数、QCA线交叉数分别减少了31.8%和62.5%.

摘要：针对或-符合型三变量通用逻辑门组合电路,提出了一种基于布尔差分的故障检测方法.引入了或-符合代数中的布尔差分定义和运算性质,给出了在该组合电路中计算布尔差分的链式算法以及故障压缩定理.在此基础上,得到了电路单固定故障及双固定故障的检测方法.结果表明,在或-符合代数中布尔差分的计算较为简便,链式算法能有效地求得电路输出对全部原始及内部输入线的布尔差分,从而使得用布尔差分法对该组合电路进行故障检测具有简单、直捷的特点.并且用或-符合型三变量通用逻辑门实现函数连线数相对较少,因此在数字设计中使用这种逻辑门有利于故障检测.

摘要：该文在传输函数理论和电流型CMOS电路代数理论的基础上,提出了混合型多值CMOS电路的代数理论,并应用该理论设计了译码器和编码器。设计结果表明基于该代数理论的设计优于传统设计。

摘要：分析和讨论了基于全状态图的多值移位型计数器的设计方法,指出了当将该方法用于更多值的移位型计数器的设计时,将变得非常复杂,失去了直观性和方便性的特点.提出了多值全状态表及基于全状态表的多值移位型计数器设计方法.此方法能解决上述问题,并给出了二变量四值移位型计数器的设计实例.

摘要：为提高数字电路的可测性,提出了一种可实现任意逻辑函数的任意极性或-符合型易测性网络,并给出了测试网络中所有单固定故障的通用测试集.该网络基于逻辑函数的混合极性及同或积的或-符合表示,其同或部分分别采用了串联和树形结构.为提高可测性,用同或串的网络结构只需增加2个控制端及1个观察端,用同或树的网络结构只需增加4个控制端及1个观察端.对于一个n变量的逻辑函数,2种结构下通用测试集的基数分别为n+7和n+10.这种短的通用测试集非常适合用内建自测试实现,从而有效地缩短了测试时间.

摘要：针对共振隧穿二极管(RTD)电路由于具有超高集成度特点所带来的电路测试困难,在故障分析与故障模型的基础上提出了RTD电路的可测试性设计方案.该方案基于RTD电路开关级模型,针对电路基本的开路、短路故障合理增加控制端,利用控制端信号设计测试向量,使电路达到完全可测的目的.本方案可测试性程度较高,硬件花费较小,仅需附加一个金属氧化物半导体管(MOS)与两个控制端便可有效地测试出RTD电路的开路故障与短路故障,提高了电路的可控制性和可观察性,经PSPICE9.0软件验证达到了可测试性设计的目的.

摘要：全加器是一种常用的运算部件,它在有关运算的数字系统中得到了广泛的应用.文献[1—3]指出了一位全加器具有对称性,它可以方便地实现各种对称函数.然而,迄今在逻辑电路设计中常常使用双一位全加器(简称双全加器).由于其集成度较低,因此往往需用较多的集成块构成电路.为了进一步降低电路的成本,本文考虑使用集成度较高的四位全加器.

摘要：针对与-异或逻辑代数系统中电路设计与化简的要求,提出了一种全新的图形表示方法——RM分解图,讨论了利用RM分解图将任意开关函数变为RM对称函数等方面的应用.并在此基础上提出了一系列基于RM分解图的图形方法,用来指导超大规模集成电路中基于通用逻辑门的单元电路的设计与化简,设计出的电路具有易于检测、连线数少等优点.

摘要：讨论了逻辑函数的谱系数分类,给出了特征阈值逻辑函数的定义.在此基础上提出了三变量通用阈值逻辑门的设计方法,分别得到了单输出和带反相双输出的三变量通用阈值逻辑门,并给出了用三变量通用阈值逻辑门实现三变量阈值逻辑函数的实例.

摘要：一、引言 近年来,为了克服多值逻辑在付诸实用中遇到的障碍——缺乏合适的存贮元件而进行的努力取得了进展,文献[1—3]提出了主从JKL型、T型及D型与维持阻塞D型、T型三值触发器的设计,从而形成了完整的三值触发器系列。基于三值触发器的三值时序电路综合的研究也取得了进展,然而尚缺乏有效的三值时序电路的分析方法。作为对上述工作的补充,本文讨论三值时序电路的代数分析法。