摘要：设计了一种基于异步时序的两级Pipelined-SAR模数转换器。为实现时序灵活配置,采用一种基于边沿检测的自同步环路来产生频率和相位均可变的内部时钟;为降低整个ADC静态功耗,可调节延迟单元用于合理分配子ADC和增益级的工作时间;三级电荷泵用于设计增益级,从而降低设计难度并进一步降低功耗。最终,该14 bit异步时序ADC在0.18μm CMOS工艺下设计并仿真。后仿真结果表明,在采样速率为10 kS/s时,该ADC的SNDR为83.5 dB,功耗为2.39μW,FoM_(s)值为176.7 dB。

摘要：利用基片集成波导的高通传输特性以及蝶型光子带隙结构的阻带特性,构建了一种新型结构的基片集成波导带通滤波器.为了验证该想法,设计了1个中心频率为4.65GHz,分数带宽为40%的滤波器,电磁仿真结果表明该滤波器在频率为3.71～5.6GHz范围内具有明显的通带特性,带内最大插入损耗约为0.4dB.利用PCB工艺制作了该滤波器的实物,使用矢量网络分析仪对其进行了测试,测试结果表明该滤波器的通带为3.78～5.76GHz,分数带宽约为41%,带内最小插入损耗为0.72dB,最大插入损耗为1.65dB.电磁仿真结果和实际测试结果较一致。

摘要：首先分析了低噪声放大电路的稳定性,功率增益及噪声系数的影响因素及改进方法;然后设计了一个中心频率为2.45 GHz,工作带宽为100 MHz的S波段低噪声放大器。仿真结果表明,该放大器的噪声系数小于1 dB,功率增益大于28 dB,增益平坦度小于1 dB,输入/输出驻波比小于2∶1。通过传统的电路板制作工艺实际制作了放大器电路,测试结果和仿真结果较一致。

摘要：直接数字频率合成(DDS)是研制信号源的关键技术。采用DDS技术,设计了输出频率范围为5MHz～40MHz,频率步长为1MHz的射频信号源。首先,分析了其相位噪声和杂散。然后通过传统制板工艺制作了PCB板,使用安捷伦公司频谱分析仪E4403B对其进行了测试,测试结果表明:40MHz射频信号源偏离100kHz处的相位噪声约为-112dBc/Hz,在20MHz带宽内杂散约为-73dBc。

摘要：提出了一种应用于连续时间Σ-ΔADC的多模数字抽取滤波器。通过采用不同类型滤波器级联结构,合理分配不同级间下采样因子,有效降低了电路复杂度、面积和功耗。通过级间滤波器相互配合,实现了该滤波器的多带宽、多模式功能。基于65 nm CMOS工艺进行后端设计,仿真结果表明,该多模抽取滤波器的工作带宽为20~50 MHz,当工作带宽为20 MHz和50 MHz时,有效位数分别为10.64位和10.48位。

摘要：介绍了4阶反馈型连续时间Sigma-Delta调制器从顶层到底层的详细设计过程。采用数字置乱技术,降低失配对输出杂散的影响,使失配产生的谐波被转换为噪声,并被移出通带外。将谐振腔内嵌于调制器环路中,以改善带内信噪比。采用三级前馈型放大器,调制器具备更高的能效。该调制器基于65 nm CMOS工艺设计并流片。测试结果表明,在时钟频率为614.4 MHz、信号带宽为10 MHz时,调制器的SNDR为70.1 dB,动态范围达70 dB。功耗为77 mW。该调制器芯片的内核面积为4.50 mm^2。