摘要：微小型风力回收装置在日常生活中具有较好的应用前景,其叶片的结构会直接影响风力回收的效果。设计了具有不同叶片直径、不同叶片倾斜角度和不同叶片数量的结构特征,使用3D打印方式成型,在同等风速条件下测试不同结构特征叶片的发电效果,分析各结构特征的变化对于发电效果的影响。结果表明:在风速(7.3±0.2)m/s时,发电电流随着叶片直径的增加呈下降趋势,叶片和水平方向的倾斜角度越大发电电流越小,叶片数量的增加会显著增大发电电流。该研究可以为微小型风力回收装置的叶片设计时提供参考依据。

摘要：提出了一种设计在CPU里的侦测和防止缓冲区溢出的硬件方法。在微结构中增加一个秘钥寄生器,用这个秘钥来加密子程序的返回地址。在子程序调用时,加密的返回地址被插入到堆栈帧之间,而明文的返回地址仍然按原操作压入堆栈。这样,返回地址在堆栈中就有了两个拷贝。在子程序返回时,加密明文返回地址并与密文返回地址相比较。如果比较结果不一致,就能确定发生缓冲区溢出,CPU立即触发缓冲区溢出中断来防止攻击。所有与存取加密返回地址相关的堆栈操作、加解密操作和比较操作等都通过在微结构中增加一执行单元来实现。这些操作和硬件改变对软件都是透明的。与一些软件方法相比,提出的方法充分利用执行单元的并行性,从而极大地减少了对性能的影响。

摘要：为了使光刻结果更好地符合版图设计,保证在硅片上制造出的电路在功能上与设计电路一致,提出了一种对掩模进行自动补偿的系统性技术.根据光刻机和光刻胶特性,模拟了实际的光刻过程.校正处理的核心是基于模型的掩模图形优化模块,通过调用光刻模拟器直接对输入待校正的掩模图形进行优化.最后通过对掩模版图的验证,保证校正后的掩模图形满足成像图形的精度要求.应用实例证明,该系统准确实现了版图的精确设计与校正.

摘要：针对内存管理中虚拟页面和物理页面连续分配的特性,提出可对相邻页面进行动态合并的旁路转换缓冲器(TLB)设计方法.该方法的核心思想是在处理器运行过程中,通过对相邻页面的递归合并,动态扩展单个TLB表项的地址映射范围,提高TLB表项的利用率并降低TLB缺失率.在两级TLB架构中,提出基于快速uTLB(fuT-LB)和影子uTLB(suTLB)动态切换的新型uTLB结构,作为两级TLB架构的一级缓存,为页面动态合并提供现场和载体,页面合并过程对软件透明.基于Mibench测试基准的实验结果表明,与filter-TLB架构相比,该页面动态合并方法可以平均降低TLB缺失率达27%.

摘要：为了减小深亚微米互补金属氧化物半导体(CMOS)电路待机模式下的泄漏功耗,须寻找使电路泄漏功耗最低的最小泄漏向量(MLV).为此,提出了一种基于泄漏功耗库的线性规划功耗模型,并在此基础上提出了基于改进的遗传算法搜索电路MLV的方法.线性规划模型根据电路泄漏功耗库中各个基本单元的状态对应的泄漏功耗值,来估算整个门级电路的泄漏功耗.遗传算法利用线性规划模型作为评价函数,通过对输入向量集进行自然选择、交叉、变异操作,搜索使电路泄漏功耗最低的MLV.仿真结果表明,搜索到的MLV可以显著降低电路的泄漏功耗,而且易于实现,能够应用于超大规模集成电路泄漏功耗的估计和降低.

摘要：针对动态分支预测错误率在时间上分布不均匀且高错误率比较集中的特点,该文提出一种可动态变换预测极性的分支预测方法。该方法对未经极性变换的原始动态分支预测错误率进行自适应监测,筛选出原始动态分支预测错误率高于阈值的预测错误高峰期,进而调整预测错误高峰期内分支预测器的预测极性,使经过极性变换的最终动态分支预测错误率在程序运行过程中始终低于设定的阈值。该文同时研究了全局监测、按组监测和局部监测3种分支预测错误率监测方式。实验结果表明,相同硬件资源下该方法比Gshare和Bi-Mode分支预测方法具有更高的分支预测精度。

摘要：针对函数调用中上下文切换产生的性能损失,提出一种支持程序无缝切换的嵌入式处理器高性能硬件堆栈.高性能硬件堆栈包括数据栈和返回栈,采用动态可重构的两级缓存机制,消除程序切换的性能开销.数据栈实现单周期多数据压栈/出栈,隐藏程序切换中的堆栈操作;返回栈实现指令超前预取,消除程序返回时流水线气泡.数据栈与返回栈分别复用数据和指令高速暂存器,实现用户可重构的二级缓存.实验结果显示:本方法平均提升性能10%以上,功耗降低2%.

摘要：通过分析高速缓存访问的局部性原理,提出当前高速缓存访问行与若干紧邻行链接访问的低功耗指令缓存访问方法.该方法能够在发生相对跳转时依托于相邻行之间的访问链接信息,精确获得跳转目标行的路访问信息,减少对高速缓存标志存储器的访问,达到降低动态功耗的目的.在高速缓存行发生替换时,仅需检测并清除被替换行相邻范围内的若干缓存行的链接信息,从而实现链接关系的正确性.与基于路记忆访问的高速缓存器相比,应用该方法的高速缓存器的动态功耗可以平均减少6%.

摘要：为了提高动态翻译器对标志位的模拟与处理效率，针对程序中比例较高的“比较一条件转移”指令对，提出标志位快速映射方法．该方法通过动态识别与提取源程序翻译块内的“比较一条件转移”指令对，利用目标架构的条件依赖关系特征实现“比较一条件转移”指令的高效映射，避免了对这类特殊的标志位定值与引用实施统一而复杂的处理，从而提高动态翻译与执行的速度．基于QEMU的模拟器运行基准程序显示，基于该方法翻译生成的目标标志位处理指令总数比采用其他主流方法减少约20％～90％．

摘要：针对系统级二进制翻译器在虚拟／物理地址转换中出现的性能瓶颈问题，提出一种基于指令、数据和堆栈等访问区域特征的快速地址转换方法．该方法在翻译态时识别不同区域的内存访问指令，并根据区域特征采取不同的优化算法，对于指令区域和数据区域采用编译时地址转换算法，对于堆栈区域采用连续页面映射算法．在开源高速指令模拟器QEMU上运行嵌人式CPU测试基准程序PowerStone．结果表明，运行态地址转换过程减少了1％～65％，运行态执行周期数减少了11％～38％．