摘要：本文分析了电荷泵型锁相环中电荷泵电路的工作机制和过冲问题,在此基础上提出了低噪声电荷泵设计技术,有效减小了电荷泵的过冲效应,提高了锁相环中电荷泵电路的稳定性。

摘要：设计了一种应用于微处理内嵌PLL中的具有新型结构的VCO。具体阐述VCO各组成部分的单元电路和工作过程,进行了模拟。完成版图设计,采用SMIC 0.18μm CMOS工艺进行流片加工,对实际芯片进行测试,得出结论:在电源电压为1.8V下,当噪声峰值大于10mV时,其平均抖动约为12ps。

摘要：在0.13μm数字CMOS工艺下设计实现了一种改进型的差分振荡器电路，该电路采用四级环形结构，其中心工作频率为1.25GHz，版图面积为50μm×50μm，工作范围1．1-1.4GHz，VCO的增益约为300MHz／V，在1.2V电源电压下、工作频率为1.25GHz时的平均功耗约为10mW。版图后模拟结果表明，该VCO输出的四相时钟信号间隔均匀，占空比接近50％，可适用于基于PLL的2．5Gbps的半速率时钟数据恢复电路。