摘要：该文设计了一种带开关宽度动态控制电路的开关式DC-DC转换器。该DC-DC转换器将芯片检测到的负载电流与芯片内部的参考电流进行比较,根据负载的大小动态选择最优的开关宽度和对应的开关驱动器,以减小DC-DC转换器在高频率、轻负载时的转换损耗,从而提高芯片的整体效率。芯片采用低功耗的电压-电流转换电路为开关宽度动态控制电路提供电流信息。为了保证芯片的安全工作,具有保护功能的电路被集成在芯片内部。芯片采用了标准的0.35μm CMOS工艺,实验结果显示,该文设计的电路可以实现DC-DC转换器的动态开关控制,在低负载时效率最大可提高6%。

摘要：提出了一种改进的宽分频比范围可编程分频器,支持对分频数和占空比的编程设置。该结构由改进的可编程下行异步计数器和脉冲二分频器组成,采用置数自释放结构和"时间裕度借用"方法,将关键路径延时容忍度增大了一个时钟周期。提出的分频器采用0.13μm CMOS工艺进行设计与流片,版图尺寸为38.5μm×66.2μm。流片后的测试结果表明,该分频器的分频比范围为2~1 022,在分频比为m的条件下,占空比可从1/m调节至(m-1)/m。在全分频范围内,工作速度可达1.85GHz,功耗小于0.82mW。

摘要：针对传统时间数字转换器(TDC)中普遍存在的转换速度与转换精确度相互制约问题,提出一种适用于流水线型TDC结构的新型边沿对准时间放大器。这种时间放大器采用三级门控延时链与边沿合成器的级联结构,可实现增益为4的整数倍时间放大。在0.35μm标准CMOS工艺下完成整体流水线型TDC的设计,仿真结果显示,输入动态范围为6.11 ns,时间分辨力为13.1 ps,转换速率为50 MSamples/s。相比于传统基于脉冲序列时间放大器的TDC,转换速率提高19.5%,精确度提高33.7%。

摘要：主要介绍了中国联通深圳分公司在研究了传统无线网络扩容规划方法基础上,提出的一套基于指标预测与压力测试的WCDMA容量规划方法,并按照这套方法进行了2011年的扩容规划。