摘要：在VC环境下 ,设计实现了高级加密标准 (AES)算法。密钥长度及加密/解密模式由用户控制 ,程序主要用于产生测试向量进行后期IC设计测试 ,也可应用于文件的加解密操作。

摘要：针对传统A*算法未能有效识别环境信息造成的路径优化差、搜索效率低和灵活性低的一系列问题,提出了一种基于局部障碍率预获取和双向父节点变更的改进A*算法。首先,基于漂移矩阵算法获取栅格地图各个部分的局部障碍率;其次,将预获取的局部障碍信息融入改进的A*算法评价函数中,依据地图各个区域的不同复杂程度自适应地调整搜索空间;最后,用改进的父节点变更方式进一步优化路径,减少生成路径的冗余点和拐点。仿真结果表明,本文设计的算法在路径长度、拐点数量、搜索效率和运行时间等指标上有明显提高。

摘要：文章讨论了在基于ARM嵌入式系统中编写高效C程序的几种设计方法,这些设计方法使程序充分利用软硬件资源,根据实际需求,优化其速度性能和代码长度性能,并使得这两个性能达到最佳.

摘要：为提高 AES加密电路的数据吞吐量 ,采用 0 .6μm CMOS工艺设计了输入接口单元电路。该接口电路接收串行的高速数据流 ,经过串并转换后 ,输出 1 2 8路低速并行数据流。CMOS互补逻辑结构降低了电路的功耗。手工版图布局优化了芯片面积 。

摘要：采用间接法测量开关磁阻电机静态磁链特性,通过测量流经某相绕组的电流和该绕组的端电压,用具有存储功能的数字示波器采集,并传给PC机,结合数值积分的方法,得到该相绕组的磁链特性.基于所得磁链数据建立样机数学模型,通过仿真与实测电流波形的比对,验证磁链数据正确性.结果表明,该方法简单实用,测得数据准确,能满足后续研究需要.

摘要：利用SILVACO TCAD工艺仿真和器件仿真软件研究了110 V体硅LDMOS器件的几个重要参数对器件耐压特性的影响.研究结果表明,漂移区剂量存在一个最优值,过大将导致漂移区难以耗尽而使得沟道与漂移区边界发生击穿,而过小则导致漂移区迅速耗尽而在漏端表面发生击穿;衬底浓度低对提高开态击穿电压有一定效果,但低浓度衬底难以在CMOS工艺中使用;场氧与P阱和漂移区的PN结界面距离在零或者略大于零时器件耐压性有最优值;栅极板长度存在最优值,栅极板过长或过短都将使得器件的击穿电压有所降低.