摘要：对稳像平台的准确测试系统的设计和研制进行了探讨,提出了一种新的采用虚拟仪器软件Labview对前端CCD输出的图像数据进行采集和处理的稳像平台准确测试系统方案.结合稳像平台准确测试系统的具体要求阐述了对系统进行设计的理论,并对采用本方案进行实际设计时的具体步骤、参数取值、测量最大范围、误差估计以及软件设计流程给出了具体的设计方法和参数计算公式.

摘要：提出了一种利用0.8μm标准CMOS工艺实现的多传感器数据融合系统.分析了该系统的工作原理,讨论了模拟集成电路子系统的模块设计和组成,论证了系统组成中电路部分的设计细节.通过电路仿真验证了这种数据融合系统的可行性,给出了在0.8μm标准CMOS工艺环境下的系统设计版图,从而可以进行流片操作.

摘要：根据水声通信的复杂信道特性,设计了基于数字信号处理(DSP)的高速数字自适应多载波水声语音通信系统,采用MFSK调制技术、数据精确同步技术以及低噪PGA技术,有效地降低了误码率.通过对其关键技术的性能仿真和分析,以及在2 km长、1.5 m深的恶劣环境中实测,该系统表现出很好的实时性和良好的语音恢复性能,传输距离大于2 km,误码率小于10-3.

摘要：水声通信技术是解决水下信息传送和处理的关键技术,它广泛应用于水下自治机器人(AUV)、水下通讯网络、遥控和目标检测等领域.由于水下恶劣传输条件的影响,水声通信系统中同步信号的处理是系统的一个关键问题.本文介绍了一种简单的水声通信方案的设计,重点分析了采用同步脉冲信号通信体制的位同步、帧同步实现方法.

摘要：高速采样技术在雷达信号处理系统中至关重要。在使用多通道串行输出AD芯片进行采样时,AD芯片输出的时钟信号与串行数据信号在传输的过程中获得了不同程度的延时,导致关键路径的时序要求不能够得到满足。为了解决上述问题,提出了一种自适应动态相位调整算法,动态调整时钟和数据的相位关系使其能够在高速条件下正确匹配;设计了基于ADS6445模数转换芯片和Virtex-5 FPGA芯片的采样系统对算法进行验证,经系统测试该算法成功将时钟变化沿对准了数据窗中心位置,大幅度提高了系统采样的准确性和稳定性。经计算,系统的采样数据有效位达到11位以上,满足雷达信号处理对数据精度的高要求。

摘要：针对深亚微米条件下线延迟超越器件的延迟影响芯片性能的问题,提出一种新的片上总线模型和架构.采用多值逻辑传输模式实现片上模块间的通信;采用地址预置技术,提高基于四值逻辑的片上模块间的数据传输效率.ADMS仿真结果表明,相对于二值地址预置总线,在保持相同数据吞吐量时,可以使总线的数量明显减少;在保持相同总线数目时,数据吞吐量提高2倍.

摘要：为了消除非线性误差对模数转换器(ADC)的性能影响,同时提高ADC的精度,采用基于Volterra核的数字后台校正平台,实现了对ADC非线性的校正。完成了Volterra级数高阶核的快速分离与求解,并根据各阶核创建3阶反模型,最终搭建了数字后台校正平台。为了验证后台校正平台的普适性,针对所设计的Flash ADC和流水线ADC的版图后仿真结果进行校正。实验结果表明,2次和3次谐波均得到了较好的抑制,SNDR和SFDR均有不同程度的提高,达到了提高精度的目的。

摘要：根据循环码的编码译码基本原理,给出了一种简明的循环码设计方法,利用这种方法,可以方便地在通信系统中实现低位数信道的编码译码,具有较高的编码效率。针对实际应用系统,设计并实现了一种基于典型的(15.7)循环码的信道编码,并且应用于基于FPGA开发的数据通信系统中。

摘要：采用V erilog HDL语言,在FPGA上实现了32位单精度浮点乘法器的设计,通过采用改进型Booth算法和W a llace树结构,提高了乘法器的速度。本文使用A ltera Q uartus II 4.1仿真软件,采用的器件是EPF 10K 100EQ 240 1,对乘法器进行了波形仿真,并采用0.5 CM O S工艺进行逻辑综合。