摘要：针对移动设备低功耗的要求,基于GSMC 0.18μm CMOS集成电路工艺,设计了一种新型无片外电容低压差线性稳压电路.在传统结构的基础上,用经温度补偿的恒流源替代反馈电阻,并将此恒流源作为基准电压源电路及误差放大器偏置参考电流,降低了静态功耗,同时对输出电压实现了温度补偿且可调.结果表明,在2.85～4.00V工作电压范围内,空载时静态电流仅为5.486μA;在-40～85℃工作温度范围内,输出电压温漂为9.772×10^(-6)/℃;电路版图面积仅为0.12mm×0.09mm.

摘要：设计了一种触发电压低于10 V,HBM耐压超过4kV的低触发、高耐压NMOS ESD防护结构.通过带钳位的栅耦合RC网络来适当抬升ESD泄放管栅压与衬底电压.在提高泄放能力与降低触发电压的同时,依然保持了较高的二次击穿电流It,从而增强了MOS防护结构在深亚微米CMOS电路中的ESD防护能力.该结构最终在CSMC HJ018工艺流片,并通过TLP测试平台测得触发电压低于10V,二次击穿电流3.5A,达到设计要求.

摘要：采用SMIC 0.13μm RF CMOS工艺,设计了一款新型的双频段可变增益低噪声放大器(DBVG-LNA),应用于GSM900/DCS1800双频网络通讯系统中.分别采用多谐振网络和开关谐振网络完成输入输出双频段阻抗匹配,采用共栅旁路管和开关切换电阻完成4挡可调增益,有效地解决变频段和变增益兼容难的问题.另外,采用共源共栅差分对结构获取高隔离度和低二次谐波失真.1.2V电源电压,版图面积为0.43μm×0.65μm.仿真结果表明,在GSM900频段电压增益20.6~12.7dB 4挡可调,NF:1.45~2.05dB;在DCS1800频段电压增益19.3~11.2dB 4挡可调,NF:1.36~2.55dB;S_(11)均小于-17dB.

摘要：传统多电源系统数字输出端口存在上拉、下拉竞争和上升沿与下降沿的严重不对称等问题,使得延时功耗积很大;而电压波动和误触发导致系统SSN噪声较大.针对这2个问题,提出一种采用快速低转高电平转换电路结构和抗地弹效应输出电路的新型输出端口电路结构,在smic18mmrf工艺下流片.测试结果表明,电平转换单元功耗延时积较传统结构减小5%~15%,SSN噪声幅度减少30%以上,有效提高了输出端口电路性能.

摘要：采用中芯国际0.18μm CMOS集成电路工艺,设计了一种内嵌于数字信号处理器芯片的高耐压增强型控制器局域网驱动器。基于控制器局域网总线通信协议,通过堆叠式高耐压驱动技术及浮动衬底技术,实现了CMOS集成电路标准工艺下高耐压驱动器设计,避免了高压工艺造成的成本增加;通过端口电压内串至输出驱动电路控制模块,解决了输出端口静电放电问题,省去了传统方案额外的端口静电保护电路,降低了芯片面积开销。流片结果表明,该结构符合控制器局域网总线通信要求,端口静电放电测试达到静电敏感等级的3B级,满足了应用需求。

摘要：采用中芯国际180 nm混合信号工艺,设计了一种新型低压低功耗环形振荡器.基于反馈理论,采用放大器完成从电源电压到环振工作电压的降压稳压转换,实现环振工作电压稳定性优化,同时降低其功耗;环振输出经幅度变换电路,实现高摆幅振荡信号输出;振荡器工作频率电流受控,抑制了电源噪声,降低了电源电压波动对输出频率的影响.结果表明,1 V电源电压下,输出频率2.737 MHz,功耗约0.8μW,1 MHz频点处相位噪声-108.7 dB;0.9～2.1 V电压范围内,输出频率波动小于0.23%,适于无源芯片设计.

摘要：给出了一种适用于无源RFID的低静态电流密度LDO稳压器电路设计,主要提出了一种新的基准电压源电路和一种利用输出电压为基准电压源电路供电的方式,使得该LDO稳压器具有低静态电流、输出电压稳定的优点.基于CSMC0.5μm模型库对其进行了仿真,初始电压在3.4～9V的变化范围内,该电路输出电压仅变化0.535mV,电路自身的静态电流仅为5.79μA.

摘要：用ETCO算法对SRAM进行了内建自测试设计.首先说明了设计的原理,进而对电路中所用的各个单元电路进行了设计,主要包括地址计数器、数据计数器和BIST控制器等.设计出的电路可针对具体的故障模型设置相应的测试长度,从而获得预期的故障覆盖率.测试时不需存储正确响应,并可通过一个响应标志位表示检测的结果.可测性部分对电路硬件的开销较小,所设计的电路在工作站上已成功通过仿真,此电路可广泛应用于嵌入式SRAM,以降低电路的测试难度.

摘要：为了降低流水线模数转换器功耗与提升输入信号范围,设计了一种无采样保持运放前端电路.移除采样保持运放降低了功耗,并改进开关时序进一步降低电路功耗;同时改进传统开关电容比较器输入,使得模数转换器可达到0~3.3 V满电源电压的量化范围.将设计的无采样保持运放前端电路应用在一款低功耗12位50 MS/s流水线模数转换器进行验证,采用0.18μm 1P6M工艺进行流片,芯片面积为1.95 mm2.测试结果表明:3.3 V电压下,采样率为50 MS/s、输入信号频率为5.03 MHz时,信噪失真比(SNDR)为64.67 dB,无杂散动态范围(SFDR)为72.9 dB,功耗为65 mW.

摘要：为消除运算放大器失调电压对带隙电压精度的影响,采用NPN型三极管产生ΔVbe,并设计全新的反馈环路结构产生了低压带隙电压.电路采用SMIC 0.18μm CMOS工艺实现,该新型低压带隙基准源设计输出电压为0.5V,温度系数为8ppm/℃,电源抑制比达到-130dB,并成功运用于16位高速ADC芯片中.