摘要：基于65nm CMOS工艺,设计了一种10位80 Ms/s的逐次逼近A/D转换器。该A/D转换器采用1.2V电源供电以及差分输入、拆分单调的DAC网络结构。采用拆分单调的电容阵列DAC,可以有效降低A/D转换所消耗的能量,缩短DAC的建立时间,降低控制逻辑的复杂度,提高转换速度;避免了由于比较器共模电平下降过多引起的比较器失调,从而降低了比较器的设计难度,改善了ADC的线性度。动态比较器降低了A/D转换的功耗。使用Spectre进行仿真验证,结果表明,当采样频率为80MHz,输入信号频率为40MHz时,该A/D转换器的SFDR为72dBc。

摘要：基于SMIC 65nm CMOS工艺,设计了一种带二进制校正的10位100 MS/s逐次逼近型模数转换器(SAR ADC),主要由自举开关、低噪声动态比较器、电容型数模转换器(C-DAC)、异步SAR逻辑以及数字纠错电路组成。电容型数模转换器采用带2位补偿电容的拆分单调电容转换方案,通过增加2位补偿电容,克服了电容型数模转换器在短时间内建立不稳定和动态比较器失调电压大的问题,使SAR ADC的性能更加稳定。数字纠错电路将每次转换输出的12位冗余码转换成10位的二进制码。使用Spectre进行前仿真验证,使用Virtuoso进行版图设计,后仿真结果表明,当电源电压为1.2V、采样率为100MS/s、输入信号为49.903MHz时,该ADC的SNDR达到58.1dB,而功耗仅为1.3mW。

摘要：基于SMIC 65nm CMOS工艺,设计了一种10位120 MS/s逐次逼近A/D转换器。电路为1.2V电源供电,采用基于单调转换方式的改进型低功耗D/A电容阵列,相比于传统电容阵列,功耗降低了91%。采用一级动态预放大加一级动态锁存器的动态比较器,以降低功耗和提高速度。设计了与电容阵列工作方式相结合的异步逻辑控制电路,以降低外部时钟设计难度,并在控制功耗的前提下提高速度。Spectre仿真验证结果表明,在采样频率为120 MHz,输入信号频率为60 MHz时,SFDR达到81.07dB,有效位数大于9位,具有良好的动态性能。电路整体功耗约为600μW。

摘要：在0.18μm标准CMOS工艺模型下,利用亚阈值MOS管以及深线性区MOS管的特性,设计了一种全MOS型基准电压源。该基准源不使用电阻,具有超低功耗、低温度系数的特点,并且可在电源电压低于1V的情况下正常工作。当电源电压为1.2V,温度范围为-55℃~125℃,该基准源的温度系数为2.67×10^(-5)/℃,电源抑制比为-45.42dB@100Hz,功耗为105.96nW。