摘要：建造图像系统追求的是数据吞吐量和处理速度，为了提高实时性，一些关键的功能必须用ＶＬＳＩ硬件来实现．作者研制的ＩＡＡｐ系统可以完成图像的采集和处理．文中着重介绍了系统中的板级方案以及其中的ＡＳＩＣ设计．具体电路采用ＦＰＧＡ的形式来实现，共计使用了一块２０００门和两块４２００门的芯片来完成２５６×２５６×８位、５１２×５１２×８位图像的采集和线图像边缘提取等功能．系统的联试是成功的．该方案的优点在于印制板简化，实时性提高，可靠性改善，具有可扩充性和可移植性．

摘要：文章提出了一种基于Ｐｈｉｌｉｐｓ公司高性能数字视频编码ＳＡＡ７１８５的数字视频ＰＡＬ／ＮＴＳＣ编码显示电路。它可接受四路信号，并行显示四路ＳＤＴＶ级数字电视。设计中采用ＴＭＳ３２０Ｃ２５作为主控，用Ａｌｔｅｒａ公司的ＰＬＤ器件ＥＰＭ７０６４作控制逻辑。整个电路含有与ＰＣ的接口，以利于调试和测试监控。

摘要：设计一种可应用于多模视频解码SoC的运动矢量预测器,能灵活支持MPEG-4AVC/H.264和AVS视频编解码标准。介绍了设计特点,并以Xilinx Virtex 2系列XC2V6000为目标器件进行仿真,结果表明该设计能正确支持1080i50Hz高清码流的实时解码。

摘要：提出一种基于Ｐｈｉｌｉｐｓ公司高性能数字视频编码器ＳＡＡ７１８５的数字视频ＰＡＬ／ＮＴＳＣ编码显示电路。它可接受四路信号，并行显示四路ＳＤＴＶ级数字电视。设计中采用ＴＭＳ３２０Ｃ２５作为主控，用ＡＬＴＥＲＡ的ＰＬＤ器件ＥＰＭ７０６４作控制逻辑。整个电路含有和ＰＣ机的接口，以利于调试和测试监控。

摘要：结合高清晰度电视(HDTV)SoC平台项目,重点研究了HDTVSoC平台中一个重要功能模块MPEG-2传送流(TS)解复用的设计与实现过程。实验证明本模块TS流处理速度可以达到120Mbps,完全满足HDTV解码需要。

摘要：提出了基于多级RS编码和交织器级联的不等差错保护技术。系统能灵活地根据重要性或者信道状况设置不同保护级别,实现视频流数据的不等差错保护传输。由于采用了Galois域专用乘法器,整体系统的面积大为减少,同时支持全高清视频流的信道编码。

摘要：基于多核处理器的并行计算为实时实现高清MPEG-2至H.264转码器提供了1种可行的实现方案。提出了1种多颗粒度的MPEG-2—H.264全解全编并行转码器设计方案,其中MPEG-2解码器采用了帧内与数据级两级并行,H.264编码器采用了帧间、帧内与数据级三级并行。实验结果表明本设计不仅具有良好的并行加速比,而且可以在使用1/4的TilePro64处理器核资源的条件下完成1路实时高清转码。

摘要：对于HDTV这种实时性要求高的系统来说,多处理器架构可以使响应时间缩短,更容易达到实时要求,基于HDTV的信源解码SoC芯片,提出了一种双CPU的控制机构。

摘要：对现有的有线和卫星直播数字电视机顶盒作了功能和结构描述，并分别提出了具体的设计与实现方案，包括用ＬＳＩＬｏｇｉｃ 公司的系列芯片实现的有线电视机顶盒（Ｃａｂｌｅ ＳＴＢ）方案，以及用ＴＩ公司的单片集成ＳＴＢ芯片实现的卫星直播机顶盒（ＤＢＳＳＴＢ）方案．探讨了交互式视频服务对机顶盒提出的功能和结构上的新要求，机顶盒除了要具有基本的ＳＴＢ的节目接受功能外，还要具有和通讯网关及视频服务器交互的能力．文中就其在硬件结构、软件结构。

摘要：介绍了以STi5518为主芯片的单片式DVB-C和DVB-S数字电视机顶盒的设计与实现。在概述STi5518处理芯片的特点及内部主要结构和功能的基础上,详细介绍了基于该芯片的DVB-C和DVB-S数字电视机顶盒的设计原理和系统各模块具体实现中的问题和解决策略。