摘要：为满足高分辨率、高帧频图像处理领域对高速、实时数据采集与缓存的需求,结合Xilinx提供的MIG_v1.9 IP核,利用Verilog HDL语言,设计了DDR3 SDRAM控制器;引入读、写FIFO和读写逻辑控制模块,优化了接口封装;提出了一种基于DDR3 SDRAM存储地址的读写控制方法,并在Kintex-7 FPGA上实现了多种分辨率的高速图像数据的采集与显示;系统测试表明:该方法可满足高速、大容量、实时数据的缓存要求,充分发挥了DDR3存储的灵活性。该方法可为多路视频源的图像存储提供参考。

摘要：为满足多摄像机数据采集分析、多传感器图像融合、分布式摄像机大范围视频监控等系统对多通道视频数据流采集、缓存与处理的需求,基于FPGA设计了多通道视频输入、数据优先级仲裁、DDR3 SDRAM数据读写控制、视频显示等模块,实现了多通道同步或异步视频数据稳定地采集、缓存与显示功能。系统测试表明,数据读写带宽可达到近2800 MB/s,效率为理论带宽的70%左右,可满足多通道同步或异步视频数据流高速、实时采集与缓存的功能。系统采用模块化的设计方式,通用性强,灵活性好,具有较高的工程实用价值。

摘要：为解决Canny算法计算量大、耗时长以及在视频边缘检测系统应用中实时性较差的问题,提出一种基于FPGA的Canny算法硬件加速设计。以模板代替卷积运算,以流水线形式对系统结构进行改进和优化,给出实时视频边缘检测系统,并对相机原图、Sobel与Canny处理图进行实验分析。结果表明:该系统能实时高效处理复杂图像的边缘,既能节约硬件资源又能大幅提升处理速度。