摘要：设计应用于流水线型ADC的全差分运算放大器.运放中共模反馈电路采用调节反馈深度和共用差分信号通路的新型结构来实现,用简单的结构实现了高环路增益,通过降低反馈系数的方法防止电路产生自激振荡,避免了因引用补偿电容带来的高成本和高设计难度.放大器采用两级折叠共源共栅结构并进行频率补偿,输出级采用推挽式AB类结构.设计的全差分运算放大器基于中芯国际(SMIC)0.35μm工艺.后仿结果表明,放大器直流增益为100dB,负载为3pF时单位增益带宽为359MHz,相位裕度为68°,建立时间为12.3ns,满足ADC所要求的性能指标,适用于高精度流水线型ADC中的级间增益电路和采样保持电路.

摘要：设计了一种可快速锁定的宽频带CMOS电荷泵锁相环电路.通过增加一个自适应带宽控制模块,当锁相环处于捕捉状态时,增加环路带宽实现快速锁定;锁相环接近锁定状态时,减小带宽,保证环路的稳定性和减小杂散.同时还设计了能工作在宽频率范围的压控振荡器.该锁相环基于0.25μm CMOS工艺,供电电压为2.5V时,工作范围在960～2 560MHz,功耗为8.9～23.2mW,锁定时间小于12μs.

摘要：在分析液晶显示(LCD)控制器总体结构的基础上,阐述了用异步FIFO(先进先出)电路来解决显示存储器的并发访问和异步时钟域问题.给出了FIFO电路结构,并对其工作原理进行了分析.为减小亚稳态的出现几率,提高电路的工作稳定性,提出了两种方法来优化FIFO电路.一是用格雷码代替二进制编码,因为格雷码在任意两个相邻的数之间转换时,只有一个数位发生变化,这样可以有效缩短过渡周期.二是用两级触发器来同步输入的异步信号.FIFO电路使用VerilogHDL语言实现,并用Modelsim进行仿真.该设计已经成功运用到一款针对手持设备应用的LCD控制器中,测试结果表明该控制器工作正常,画面稳定、清晰.

摘要：提出了一种基于协处理器的媒介访问控制（MAC）体系结构,将不同MAC协议的信道争用机制映射为协处理器内部的软件程序,其特点是兼容IEEE802.15.4协议,利用可编程协处理器增强MAC的可重用性,能支持自适应睡眠媒介访问控制（S-MAC）、超时媒介访问控制（T-MAC）等无线传感器网络MAC协议.阐述了基于协处理器实现避免冲突的载波侦听多路访问（CSMA-CA）算法、S-MAC和T-MAC协议的方法,并在此基础上分析了CSMA-CA算法的软件时延.在现场可编程门阵列（FPGA）上实现整个MAC,实际测试结果表明：该MAC支持多协议,数据传输速率达20~250 Kbit/s,适应IEEE802.15.4协议要求,面积仅为30 567个等效门.

摘要：提出一种针对嵌入式应用的动态cache重构管理机制.根据应用程序的不同,它能在一定范围内自动搜索,并快速决定出与当前程序最佳匹配的cache结构,然后系统根据最佳匹配结果重新配置cache的3个典型参数:容量、块大小和关联度.实验证明:相对于传统结构,动态可重构cache在不损失性能的前提下,取得了很好的降低系统功耗的效果.

摘要：由于LCD种类繁多,接口又各不相同,因而给LCD控制器的设计带来重复性设计问题。文章通过对LCD控制器的各功能模块进行了合理划分,将其关键的,也是各个LCD控制器的共同部分定义成中央控制单元,并将其设计成参数化的IP,具有很好的移植性。同时,提出了用FIFO电路来解决显示存储器并发访问和异步时钟域问题,即使在极端工作条件下,也能获得很好的画面质量,对于各种LCD控制器的设计都有很好的参考价值。

摘要：提出了一种适用于笔记本电脑平板显示器接口的高性能CMOSLVDSI/O接口单元 ,着重分析了高性能CMOSLVDSI/O接口单元电路结构及其工作原理 ,基于TSMC的 3.3V 0 .2 5 μmCMOSSPICE模型 ,在Cadence的环境下用Spectre仿真器进行模拟 ,仿真结果充分体现了该LVDSI/O接口单元的高速率。

摘要：设计了一种应用于生物电信号采集的前端放大器。采用间接电流反馈技术,提高了放大器的线性度和共模抑制比。采用负反馈环路,消除了采集过程中电极产生的极化电压。采用0.18μm混合信号CMOS工艺对电路进行设计,使用Cadence Spectre进行了仿真。结果表明,该电路在3V供电下消耗的静态电流为4.5μA,在0.3Hz^1.3kHz的增益带宽内增益为37dB,能够消除50mV的极化电压,共模抑制比为98dB(50Hz工频处),噪声效率因子为11.5。

摘要：针对传统的移动节点定位方法主要应用在二维平面内的局限性,提出一种适用于三维空间定位的粒子滤波算法.考虑到移动节点定位的实时性,将算法用硬件实现.针对粒子滤波算法运算量大、并行度低的问题,对其进行改进,降低算法的计算复杂度,采用流水线架构,使整体运算速度变高,而且资源消耗较少.通过SystemC进行架构设计,进一步提高硬件设计的效率.最后在FPGA上完成算法的硬件实现,实验结果表明改进算法与硬件实现方案有良好的定位精度,硬件消耗为6 826个逻辑单元,平均执行时间降低了约1/3.

摘要：异步电路的设计能够解决功耗、系统速度、时钟偏移等问题,成为当前VLSI研究的热点。文章提出了4级灰度LCD控制器异步电路的设计方案,通过异步控制以消除无效操作从而降低功耗,经验证平均功耗仅为同步电路的23.7%;异步电路还实现了部分显示和滚屏等功能,加快了系统响应速度。