摘要：基于180 nm CMOS工艺,设计了一种应用于音频领域的可重构前馈式3阶Σ-Δ连续时间调制器。传统Σ-Δ连续时间调制器只有一种工作模式,而该设计利用可重构的积分器使Σ-Δ连续时间调制器具有高精度和低功耗两种工作模式。此外,采用的加法器提前技术减小了调制器功耗,负电阻补偿技术提高了调制器的SNDR,额外环路延时补偿技术提高了调制器的稳定性。仿真结果表明,在20 kHz信号带宽、1.8 V电源电压下,低功耗模式下调制器的SNDR为94.7 dB,功耗为291μW;高精度模式下调制器的SNDR为108 dB,功耗为436.6μW。

摘要：文章在对集成电路专业课程教学案例库建设现存问题进行分析的基础上,探讨了产教融合背景下该专业核心课程教学案例库建设对策;结合桂林电子科技大学集成电路工程专业的特点和生源情况,对该专业的集成电路设计课程群进行优化整合,构建了三层级架构的集成电路设计课程群案例库。案例库覆盖模拟、射频、数字、数模混合集成电路设计,并引入了更适合集成电路现代工艺的跨导电流比(g_(m)/I_(D))设计方法,有助于初学者克服对模拟、射频集成电路设计的畏难情绪。通过案例库的教学实施,大幅度提高了学生的专业实践能力。

摘要：针对一阶噪声整形(NS)往往需要增加功耗而以较高的过采样比(OSR)来实现较高的有效位数(ENOB),提出了一种低OSR、低功耗的二阶无源NS SAR ADC。该无源NS模块较高的无源增益可以更好地抑制比较器的噪声;其残差电压是通过开关MOS阵列复用积分电容实现采样,从而无需额外的残差采样电容,避免了残差采样电容清零和残差采样时kT/C噪声的产生,因此减小了总的kT/C噪声。180 nm CMOS工艺仿真结果表明,在不使用数字校准的情况下,所设计的10位二阶无源NS SAR ADC电路以100 kS/s的采样率和5的OSR,实现了13.5位ENOB,电路功耗仅为6.98μW。

摘要：为满足微小能量收集系统的低电压、低功耗应用需求,设计了一种低温度系数的低功耗、小面积的张弛振荡器。使用自偏置Cascode复合晶体管结构分别代替传统倍增电流偏置电路中的大电阻和振荡器核心电路中在比较器输入端生成电压参考的大电阻,实现低功耗,同时达到减小电路面积,提高集成度的目的。采用0.18μm CMOS工艺进行设计,仿真结果表明,该振荡器可在0.8~1.2 V的电源电压下正常工作,在工作频率为2.2 kHz时,功耗为30 nW,工作频率的温度系数TC可达1.03×10^(-4)/℃,芯片面积相对于同类电路至少减小了70%。

摘要：针对SONTE OC-192、PCIE3.0、USB3.2等协议在串行时钟数据恢复时对抖动容限、环路稳定时间的要求,提出了一种环路带宽自适应调整、半速率相位插值的时钟数据恢复电路(CDR)。设计了自适应控制电路,能适时动态调整环路带宽,实现串行信号时钟恢复过程中环路的快速稳定,提高了时钟数据恢复电路抖动容限。增加了补偿型相位插值控制器,进一步降低了数据接收误码率。该CDR电路基于55 nm CMOS工艺设计,数据输入范围为8~11.5 Gbit/s。采用随机码PRBS31对CDR电路的仿真测试结果表明,稳定时间小于400 ns,输入抖动容限大于0.55UI@10 MHz,功耗小于23 mW。

摘要：基于SMIC 0.18μm 1P6M标准CMOS工艺,设计并实现了一种低成本、高效率的超高频整流电路.该设计采用直流偏置电路和驱动电路对整流管的阈值电压进行补偿,消除了标准CMOS工艺阈值电压对整流电路效率的不利影响.在版图后仿真下,当输入915MHz,340mV的射频信号时,整流电路的输出电压为2.646V,启动时间为60μs,总体效率高达43.8%,整个电路版图面积为910μm×600μm.

摘要：针对传统的二阶噪声整形逐次逼近模数转换器(SAR ADC)功耗较大和整形能力不强的问题,提出了一种级联积分器前馈(CIFF)和误差反馈(EF)混合误差控制结构的三阶NS-SAR ADC,并在系统中增加了一个与电容数模转换器(CDAC)串联连接的反馈电容,使得滤波电容不与CDAC直接相连,因而可以利用该反馈电容调节衰减因子,确保了输入信号不被衰减和反馈信号较小衰减。这种EF-CIFF结构提供了更强的噪声整形能力和高阶噪声传递函数的鲁棒性,且只需要低功耗的小增益动态放大器即可实现EF和CIFF两条路径的余差放大。提出的NS-SAR ADC基于180 nm CMOS工艺设计。在1.8 V电源电压下,工作在160 kS/s采样率时,功耗仅11.3μW,在过采样率为8时,实现了15.6位的有效位数。

摘要：针对环境能量收集系统输出电压纹波高以及效率随负载变化等缺点,提出了一种在宽负载范围内转换效率高且输出电压纹波低的能量收集系统。该系统基于最优化导通时间(OOT)控制方法对输出纹波进行调控,解决了传统控制方法在小负载电容和轻载情况下纹波较大的问题;此外,基于自适应系统时钟频率(ACF)控制方法改善了传统方法在轻载时效率大幅度下降的问题,实现系统在较宽负载范围内保持较高的效率。采用180 nm CMOS工艺对能量收集系统进行设计验证。仿真结果显示,所设计的能量收集系统在1 mA负载电流范围内峰值效率为89.75%,最低效率为83.75%,其最低效率比同类系统提高了7个百分点以上;在0.2μF负载电容下纹波从177.96 mV下降到23.56 mV。

摘要：基于低压差分信号比较器的结构,研究了影响比较器输出抖动的各种因素,并指出:根据差分信号的输入摆幅来优化电路有助于降低电路的输出抖动。基于0.13μm CMOS工艺,优化设计了一种低抖动的低压差分信号比较器电路。仿真结果显示,该低压差分信号比较器电路能够转换传输速率高达4Gb/s的信号,在输入信号差分摆幅确定的条件下,其额外引入的峰峰值抖动为2ps。

摘要：针对超宽带无线通信的应用,提出了一种新颖的具有两块非对称接地面结构的紧凑型超宽带(Ultra-Wideband,UWB)天线.本设计采用半椭圆辐射单元和两块非对称接地平面结构,以获得较宽的工作频率和较小的几何尺寸.对影响天线性能的主要几何参数进行了研究和优化并对所设计天线进行了加工制作与测量.测试结果表明:反射系数S11小于-10dB时,所设计天线的工作频率覆盖3~12GHz的范围,满足标准UWB带宽(3.1~10.6GHz)的要求,且平均增益达到4.5dBi天线具有较小的几何尺寸,仅为14mm×18mm=252mm2.