摘要：文章通过对 SOIMOSFET进行大量的模拟、计算，提出了一个新的 SOIMOSFET模型，它计入了影响深亚微米器件工作的各种二级物理效应，该模型同时适用于数字电路和模拟电路的设计，模型计算结果与实际测试结果较吻合。

摘要：根据一种时间数字转换器的结构和性能,提出了组成全数字锁相环重要模块——时间数字转换器的设计方法。首先,设计出TDC模块的电路构成;其次,采用千分尺算法对电路信号进行设计和较正;最后,通过PSPICE仿真环境对电路图的设计,测出TDC的精确度,测得在CMOS环境下时间延迟的线性趋势。实验结果表明,与已有的时间数字转换器相比,该千分尺算法应用于TDC模块的设计,可以使时间数字转换器的性能有较大提高。

摘要：利用自己设计的适合深亚微米SOIMOS器件模型及SPICE电路模拟程序 ,详细分析了小尺寸SOI器件的阈值电压、饱和漏电流、电导、跨导等与工艺参数的关系 ,通过大量的模拟、计算 ,我们提出了小尺寸FDSOIMOSFET的设计方案 ,并根据该方案研制出性能优良的沟道长度为 0 2

摘要：针对计算机专业"汇编语言"教学中存在的问题,提出了课堂教学与网络教学相结合的教学模式与改革方案,并设计开发了基于WEB的汇编语言学习系统,大大提高了学生的学习兴趣,取得了良好的教学效果。

摘要：利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应(SCE)和漏感应势垒降低效应(DIBL);突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。

摘要：分析 Web Gis和中间件的概念和特点 ,提出一种基于 Web Gis的网络分析中间件开发方案。即用丰富多样的外部接口来保证中间件的适应性 ,从细化内部功能、合理设计组件接口来构造分工细致、协作灵活的组件包 ,利用优化的 dijkstra算法克服 Gis数据量庞大而带来的问题 ,利用 XML