摘要：随着存储工艺的发展,NANDFlash存储架构被提出后,凭借存储量大,读写速度快等优势,迅速成为存储介质的首选。目前,存储系统通过控制器完成与Flash闪存颗粒的交互,但随着存储数据越来越巨大,NAND Flash控制器的稳健性、完备性也越来越受重视。本文采用System Verilog语言搭建测试环境,并结合SVA断言技术提出新的验证策略,即收集代码覆盖率、功能覆盖率、断言覆盖率三个重要指标,对NAND Flash控制器模块进行全面有效的验证,确保同步时钟单通道模式下,控制器使用双FSM设计依然符合设计要求。

摘要：LDPC码作为一种线性分组码,具备优异的纠错性能,被广泛应用在无线通信中的信道编码领域。采用QC-LDPC生成矩阵的编码方法,设计了一个支持多码率准循环低密度校验码的编码器,编码器的硬件结构由生成校验码单元(gccu)、源码暂存单元(ocsu)和控制单元(ctrl)等三个主要部分构成,ocsu通过对存储单元进行切割,采取乒乓操作,在数据对乒路原始数据进行编码的同时,将另一帧数据写入乓路,提高了编码速率;gccu实现编码的运算过程以及对生成矩阵进行预存储,通过分析各种码型生成矩阵的特点,对矩阵进行划分,提取必要生成向量进行缓存,减少资源占用;为了满足多种码型、码率的编码需求,加入配置信号,可以根据不同矩阵列块数量、块大小的不同分别选择相应数量的运算单元以及运算次数。此套编码器共支持四种码率、六种码型的编码模式,并支持后续的快速拓展。在XILINX的XC7K325tffg900 FPGA上,采用verilog语言完成了各种码率的仿真综合,同时搭建MATLAB软件模型进行验证,证明了本方案的可行性与有效性。