文献检索-宁波市创意产业特色资源库

限定检索结果

检索条件"作者=马茗岗"

共 2 条记录，以下是1-10 订阅

全选清除本页清除全部题录导出标记到"检索档案"

视图：

排序：

基于ARM+FPGA架构的安全数字量输入输出信号系统设计: 收藏
分享
引用; 《铁路通信信号工程技术》2023年第4期20卷 21-25页; 作者：马茗岗湖南中车时代通信信号有限公司长沙410100; 采用ARM+FPGA架构方案,构建安全数字量输入/输出系统的设计,能够高效、实时、准确地处理安全输入/输出信号,其设计思想是对输入信号进行安全编码,且生成唯一预期的编码,并对其进行故障检测;对输出信号进行安全编码码序的匹配输出,并回...; 采用ARM+FPGA架构方案,构建安全数字量输入/输出系统的设计,能够高效、实时、准确地处理安全输入/输出信号,其设计思想是对输入信号进行安全编码,且生成唯一预期的编码,并对其进行故障检测;对输出信号进行安全编码码序的匹配输出,并回读状态反馈信号,判断是否异常;通过安全性和故障防御分析,该设计在铁路产品的应用中通过采用56位编码的码序,危险失效率均能满足安全认证标准中安全完整性等级四级SIL4的要求。; 来源：详细信息评论

基于CPLD的多电源上电时序的控制设计: 收藏
分享
引用; 《电子世界》2016年第22期 56-57页; 作者：马茗岗罗永升孙尚陈展株洲中车时代电气股份有限公司通信信号事业部; 随着高速数字信号的快速发展,对集成多核和高速接口的处理器的电源的上电时序的设计则越来越重要,严格的上电时序保证了器件免受损坏和进入良好的工作状态;基于CPLD的多电源上电时序的控制设计则更加可靠、稳定、精确。; 随着高速数字信号的快速发展,对集成多核和高速接口的处理器的电源的上电时序的设计则越来越重要,严格的上电时序保证了器件免受损坏和进入良好的工作状态;基于CPLD的多电源上电时序的控制设计则更加可靠、稳定、精确。; 来源：详细信息评论

全选清除本页清除全部题录导出标记到“检索档案”

共1页<< <1> >>

聚类工具回到顶部