摘要：本文采用整数线性规划，实现了并行测试的最优设计．该方法使得并行测试图（ＰＴＧ）的最大完全子图（ＭＣＳ）的顶点数最少，即ＰＴＧ的点着色数（ＶＣＮ）最少，因而使得总的测试时间最少．文中提出了一个Ｏ（ｎ２）的最优测试调度算法．实验证明该模型是有效的，正确的．

摘要：本文对***等[1]提出的临界路径跟踪法作了改进。主要是对电路中的扇出源作了更详细的分析,提高了处理的效率,并采用统一的方法来处理,使这一算法真正成为一个完全的算法。另一方面,在进行当前一次模拟时,充分利用上一次模拟的结果,这样可以大大节省运算量,从而进一步提高了计算效率。

摘要：本文提出组合电路故障模拟的一种新方法。对一个给定的输入向量t,除第一遍真值模拟是从电路的初级输入到初级输出进行计算外,故障模拟是从电路的初级输出到初级输入逐级进行表达式运算,由得到的表达式可以判断t能否检测电路中任何一条引线上的s—a—0或s—a—1单故障。本文还介绍了本算法和临界路径跟踪法相结合的一种算法,简化了临界路径跟踪法中对扇出源临界性的处理过程。

摘要：对异步时序电路的分析和使用是一个比较困难的问题 ,所以 ,异步时序电路的实际应用范围远不如同步时序电路 .通过改进 JR Burch等提出的分析方法 ,使之适用于异步时序电路 .该方法使用基于 OBDD的布尔特征函数来表示电路的转移关系 ,并通过基于 OBDD的布尔函数的运算来确定异步时序电路的稳定状态、及当输入改变时电路的下一个稳定状态 。

摘要：现有的数字电路测试产生算法,如D-算法、PODEM算法和FAN算法等,几乎都是针对每个给定的故障先求出它的一个测试,然后用故障模拟方法求出该测试所能检测的全部故障。测试产生和故障模拟是分两步进行的。本文提出用临界路径跟踪法进行测试产生和故障模拟,它是从电路的初级输出开始向电路的初级输入进行所谓临界路径跟踪。测试产生和确定该测试所能检测的故障是同时进行的,把测试产生和故障模拟紧密地结合在一起。 和PODEM算法、FAN算法一样,我们限于讨论组合电路中引线s-a-0和s-a-1的单故障。文中详细叙述了临界路径跟踪的策略,保证求得的测试集能覆盖电路中全部可测故障。测试的总数最多不超过电路中每个门单独的测试数的总和。

摘要：本文针对故障模拟中最费时的扇出源故障模拟提出了若干加速技术。通过对电路结构进行的独立扇出分支、扇出源分类及扇出源的最终汇聚门等静态分析，结合对停止线、测试码标记向量以及扇出源临界性确定前的预处理等动态计算，使得扇出源故障模拟区域及需要故障模拟的扇出源数目大大减少，极大地缩短了整个故障模拟时间，实验结果表明，采用上述加速技术的故障模拟算法十分有效，并且随着电路规模增加。

摘要：本文用平行的方法实现了对数字电路的故障模拟。对于组合电路,通过引入敏感输入的概念,大大提高了算法的实现效率。对于时序电路,通过将触发器展开成基本门的形式,在门级描述的基础上实现了故障模拟。本文最后给出了对十个电路例子(ISCAS Benchmark Cicuits)的模拟结果。这种故障模拟方法的研究对提高测试产生的效率有一定的帮助。

摘要：企业计算环境下协同设计的许多关键性问题 ,如分布、异构计算环境下遗产系统的集成 ,集成后遗产系统数据库之间的互访 ,设计过程中的“群体感知”等 ,目前并没有很好地得到解决 .文中通过一个中等规模和中等复杂程度的机械产品设计实例 ,研究了上述问题 ,给出了一种解决方案 。

摘要：本文提出了一个全局测试点插入算法。该算法在可测性设计以前首先分析了电路的可测性，得到测试点候选集，该集合中每一个点都是对该电路的可测性可能有很大改进的测试点。文中首先采用选择跟踪的思想得到全局测试点插入的初始界限，然后将测试点插入算法形式化为一个分枝界限的问题，得到了一种全局的测试点插入结果。文中的算法是基于ＳＣＴＭ测度提出来的。

摘要：本文提出了一种基于扇出源分析的故障模拟方法,通过采用五种信息标记,根据其传播规则和对不同的扇出源进行分类,使之可以有效地加速扇出源临界性的判定,从而提高模拟速度。