摘要：针对G3-PLC物理层信道编码的要求,设计了一种RS译码器。为了解决译码过程中有限域乘法器存在的连线复杂、运算速度慢等问题,设计了一种查表运算。采用该查表运算可以快速实现有限域的乘法运算,并且可以简化Berlekamp-Massey(BM)迭代过程中的求逆运算,使得用传统的BM迭代就可以高效地实现RS译码。结合FPGA平台,利用Verilog硬件描述语言和Vivado软件对译码器进行设计与实现。时序仿真结果与综合结果表明,该译码器资源占用率低,能够在100 MHz系统时钟下进行有效译码。

摘要：针对维特比译码器译码过程中速度制约的问题,设计了一种结构优化的维特比译码器。该结构通过蝶形单元的直通互连,使得在状态转移过程中不需要对路径度量值进行大范围存储,简化了路径度量值的存储与读取逻辑。并且可以根据不同的应用要求灵活配置蝶形处理单元的复用次数。最后,结合FPGA平台,利用Verilog硬件描述语言和Vivado软件对译码器进行设计与实现。综合实现结果表明,该译码器占用1 564个LUT单元,能够在100 MHz系统时钟下进行有效译码。

摘要：国内某大型核电汽轮机需要在线性负荷变动率为每分钟6%额定负荷工况下运行,这超出了当前国内建造的第三代核电的设计限制。汽轮机是影响机组负荷变动率的要素之一。采用ANSYS软件对汽轮机进行了有限元分析,模拟了汽轮机高压缸转子在负荷变动率为每分钟6%额定负荷工况下的温度场和应力场,结合转子疲劳曲线,评估了该高变负荷运行工况对汽轮机转子疲劳寿命的影响。研究成果可以为“双碳”目标下提升核电机组运行灵活性、适应当前核能-多能耦合运行提供参考。