摘要：本文对 L=0.55μm LDD MOSFET’s的杂质分布及侧墙工艺进行了研究,提出了亚微米 LDD MOSFET’s集成电路的优化工艺设计.

摘要：对重掺多晶氧化法(HDPO)应用于LDD IC中的工艺条件进行了优化,并实现了HDPO-LDD电路.研究了HDPO-LDD器件的性能和热载流子效应,同时对器件进行计算机模拟,对HDPO-LDD进行优化设计,获得了优化参数.综合优化设计的工艺条件和参数,成功地应用于亚微米NMOSFET,1μm沟道长的CMOS CD4007电路,2μm沟道长的CMOS 21级环振和2.5μm沟道长的LSI CMOS IC,性能优良,高速,稳定,可靠.

摘要：报道CMOS/SOI集成电路中输入保护网络的优化设计.从网络内部参数、总体设计的理论分析以及失效测试等方面讨论了各种因素对静电失效的影响,并在此基础上成功地研制了抗静电能力超过2000V、电路平均单级门延迟小于2.7ns的输入保护网络.

摘要：传统联合收获机割台的设计需要反复修改,设计周期较长且成本较高。为此,运用Autocad2008三维绘图功能,对联合收获机割台进行三维实体造型,主要对其主要组成部分偏心拨禾轮、螺旋输送器和往复式切割器等进行三维建模与设计,旨在为今后相应的联合收获机割台总体结构设计提供一定的理论依据。

摘要：本文分析了基本上按1μm、2μm、3μm、4μm设计规则设计的轻掺杂漏(LDD)E/D门的门延迟,提出了设计与制造高速LDDE/D电路的基本思想。

摘要：文章通过对 SOIMOSFET进行大量的模拟、计算，提出了一个新的 SOIMOSFET模型，它计入了影响深亚微米器件工作的各种二级物理效应，该模型同时适用于数字电路和模拟电路的设计，模型计算结果与实际测试结果较吻合。

摘要：经过大量的实验研究,我们从材料制备、版图设计及工艺过程等方面总结摸索出了一套能够有效抑制SOS器件漏电的措施,这主要包括双固相外延技术、环形栅技术、反应离子刻蚀形成硅岛工艺及背沟道注入工艺。采用这些措施之后,沟道长度为2μm的N沟和P沟环形栅晶体管的漏电分别为:2.5×10^(-12)A/μm 沟道宽度和1.5×10^(-12)A/μm沟道宽度。

摘要：本文介绍了近年来超高速HEMT技术的主要进展.从器件结构、特性、电路设计、材料制备及工艺等方面讨论了HEMT技术的潜力及待解决的问题.