摘要：基于连续时间状态空间结构和广义双线性变换,提出了一种设计无限冲激响应(IIR)数字滤波器的参数化方法.优点是稳定区域包含了整个参数空间,因此可以采用无约束优化方法.给出了仿真实例,并与已有的设计方法进行了比较,其通带波动、阻带衰减、群迟延等性能更为优越.

摘要：针对如何设计低复杂度并对有限字长效应具有高鲁棒性的滤波器结构问题,提出了一种新型的格型无限脉冲响应(IIR)数字滤波器结构.对于一个N阶滤波器,该结构具有2N个不同的位置供输入信号选择注入.通过选择不同的位置进行注入使滤波器结构的信号功率比最小.当采用单乘法器格型单元时,提出的新结构只需2N+1个乘法器便能实现一个N阶IIR滤波器.仿真结果表明,与传统的格型滤波器结构相比,新结构不仅需要更少的乘法器,而且具有更小的信号功率比.

摘要：基于子项空间共享技术,利用硬件描述语言编程,在FPGA上对FIR数字滤波器进行了实现。该设计将常系数乘法模块用加法和移位操作来实现,并利用子项共享有效地减少加法器个数。综合结果表明,所提方法可以有效节省硬件资源,降低实现成本,适用于低功耗数字系统设计。

摘要：利用硬件描述语言在ASIC上对FIR数字滤波器进行了设计和综合。利用子项空间技术有效地减少了多常系数乘法中加法器的个数,并通过限制加法器深度来进一步降低高速率约束条件下的实现难度。综合结果表明,该方法可以有效降低硬件的实现面积,适用于高吞吐率低功耗的数字系统设计。

摘要：基于带残余补偿的外推冲激响应设计技术,利用硬件描述语言编程在集成电路上对FIR数字滤波器进行了综合。该技术利用冲激响应的准周期特性近似滤波器系数,有效降低了FIR滤波器常系数乘法的复杂度,并通过残余补偿降低滤波器阶数,同时应用子项共享技术进一步减少加法器个数。综合结果表明所提方法可以有效节省高阶FIR滤波器硬件资源的消耗,适用于低成本数字系统设计。

摘要：基于FIR数字滤波器多常数乘法的图表示法,利用MATLAB对RAG-n算法进行了实现。通过仿真该算法在大多数情况下都可以高效地解决加法器优化问题,有效降低了FIR滤波器常系数乘法的复杂度。在FPGA上用Verilog HDL语言对优化实例进行了实现,其综合结果表明,该方法可以有效减少逻辑单元的消耗,适用于低成本数字系统设计。