摘要：采用现场可编程门阵列 (FPGA) ,设计了一种用于SDH传输系统中数据通信通道 (DCC)数据帧汇聚与速率适配的电路 .可以将具有不同时钟的 1 2个独立DCC通道中的HDLC数据帧进行提取、缓存并复接成一个时分复用的高速数据链路 ,交给MotorolaMPC860中的多通道通信控制器进行处理 .整个设计采用一片XILINX的xc2s2 0 0pq2 0 8完成 ,使用约 1 7万等效门 ,在HDLC最大帧长为 1kB的情况下 ,允许的多通道通信控制器与DCC通道时钟之间的时钟偏差大于 1 4%。

摘要：分别利用0 35μm CMOS工艺和0 2μm GaAs PHEMT(pseudomorphic high electron mobility transistor)工艺实现了激光驱动器集成电路,其工作速率分别为2 5Gb/s和 10Gb/s,可应用于光纤通信 SDH(synchronous dig ital hierarchy)传输系统.

摘要：基于0．18μm RF CMOS工艺，采用双端调谐结构实现了一种可应用于WLAN的二次变频收发机的压控振荡器．其输出频率范围可以覆盖收发机所需4．1～4．3GHz的频段，其最大调谐范围为500MHz．在距中心频率4．189GHz为4MHz处的相位噪声为-117dBc／Hz，500kHz处为-107dBc／Hz．输出信号抖动的均方根值为4．423ps，输出功率为-8．68dBm．

摘要：本文评介了美国麻省理工学院的《计算结构》教材。该教材将数字系统的基本知识、原理与计算机结构和接口设计结合在一起，构成独特的体系。该教材深入浅出，图文并茂，将对学生的能力培养和教学内容紧密结合，我国高校对该类教材的编写大有可借鉴之处。

摘要：首先介绍了光纤传输系统 SDH,以及构成 SDH收发机的各个功能模块 ,然后分析了其中的激光二极管驱动器芯片的设计方法。在此基础上设计出了采用标准 0 .35μmCMOS工艺的工作速率高达 2 .

摘要：讨论了应用于 5GHz无线局域网 (WLAN)射频收发机的频率合成器的设计。该设计以一个 4阶II型电荷泵锁相环为基础 ,采用整数分频的频率合成方式。环路的参数首先通过系统级的建模和仿真确定 ,各电路模块使用TSMC 0 .18μmCMOS工艺设计。整个频率合成器已通过电路级仿真并交付流片。

摘要：本文介绍了0.35μm CMOS工艺的激光二极管驱动器集成电路的设计。整个电路用Smart Spice模拟,模拟结果显示工作速率可以达到2.5Gb/s,调制电流幅度可以达到50mA以上,并且可以通过调节电压Vmod使调制电流幅度在0到50mA之间变化。

摘要：介绍了2.5～40Gb/s的光通信收发器处理芯片的研究情况,芯片功能包括复接器、激光驱动器、前置放大器与限幅放大器、时钟恢复和数据判决电路以及分接器。采用的工艺有0.18/0.25μmCMOS,0.15/0.2μmGaAsPHEMT和2μmGaAsHBT等,采用多项目晶圆方式和国外先进的工艺生产线进行芯片制作。研究中采用了高速电路技术和微波集成电路技术,如采用SCFL电路、超动态D触发器电路、同步注入式VCO、分布放大器、共面波导和传输线技术等。在SDH155Mb/s～2.5Gb/s的收发器套片设计方面已实现产品化。还介绍了10Gb/s的收发器套片产品化问题,如封装问题等,讨论了40Gb/s以上速率芯片技术的发展趋势,包括高速器件建模和测试问题等。

摘要：设计了一种具有自动功率控制功能的激光驱动器电路 .为了获得良好的性能 ,该驱动器采用级联差分放大器和源极跟随器分别进行信号放大和级间阻抗匹配 .该电路的实现采用了 0 .35 μm标准CMOS工艺 .对该电路进行了测试 ,测试结果表明 ,在 2 .5和 5Gbit/s速率下 ,电路输出信号眼图清晰 .在 5V电源电压、2 .5Gbit/s数据速率下 ,该驱动器可提供 0～ 68mA范围内的调制电流 ,满足长距离光纤通信系统的要求 .电路典型功耗 480mW ,芯片面积为 0 .5 7mm2 .

摘要：介绍了一种基于FPGA和ARM视频采集系统进行设计的新方法。该系统采用摄像头芯片LM9627、低端FPGA器件和ARM嵌入式系统实现了高速连续的视频采集。系统具有设计结构清晰、使用灵活和性价此高等优点。重点介绍了硬件程序设计和软件流程,并给出相应的关键代码。