摘要：采用GaAsPHEMT工艺,研制了单片宽带低噪声放大器。着重探讨了单片低噪声放大器在相控阵雷达数字T/R组件中应用的特殊要求,电路的工作原理与设计方法,以及ADS软件的仿真和优化;给出了主要技术指标和测试结果。最后,介绍了单片低噪声放大器在数字T/R组件中的应用。

摘要：文章介绍了一种基于一阶Sigma-Delta(∑-Δ)过采样算法的红外焦平面片上模数转换电路的设计。片上模数转换电路是红外焦平面CMOS数字读出电路芯片的关键,需要综合考虑芯片的功耗、面积和速度要求来选择实现算法。文中首先回顾了红外焦平面片上模数转换电路的研究发展,然后阐述了一阶∑-Δ过采样ADC算法的原理,详细分析了实现算法的一种调制器电路结构和数字抽取滤波器结构,最后给出了一阶∑-Δ过采样ADC电路的仿真结果,显示精度10位,调制器模拟电路功耗约为15μW,并进行了误差分析。

摘要：介绍了一种用于∑-ΔADC的低功耗运算放大器电路。该电路采用全差分折叠-共源共栅结构,采用0.35μm CMOS工艺实现,工作于3 V电源电压。仿真结果表明,该电路的动态范围为80 dB、直流增益68 dB、单位增益带宽6.8 MHz、功耗仅为87.5μW,适用于∑-ΔADC。

摘要：提出一种基于NOR Flash的存算一体模拟乘加电路以及相应的偏置电路,运用NOR Flash工作于深线性区的I-V特性,实现模拟乘累加运算。通过将同一位线、不同字线的两个浮栅管上电流相减,实现其阈值电压差值与漏源电压的乘法运算。同时将同一字线、不同位线的浮栅管电流相加,实现乘法结果的加法运算。给出电路使NOR Flash位线电流相加、字线电流相减,将运算结果以伪差分的形式输出,仿真结果表明电路可以实现存算一体的模拟乘累加运算。

摘要：针对玉米植株在受到重大自然灾害时茎秆折断情况,从人因工程学角度设计了一套玉米茎秆扶直包扎装置。首先,以郑单958品种玉米植株为研究对象,建立扶直包扎物理对象模型,再基于此模型设计计算了便于用户操作的扶直包扎装置主要尺寸;最后,搭建了实物样机模型,并对玉米茎秆进行扶直包扎试验。结果表明:扶直包扎装置能够将折伤后玉米茎秆扶直且稳固,便于操作,促进玉米增产增质;传统组和装置组的扶直包扎效率分别为60.7株/min和16.7株/min,利用扶直包扎装置完成玉米茎秆扶直包扎效率高于传统包扎组,且扶直包扎效率稳定,具有很好的市场应用前景,对其他农林枝木的包扎具有一定的参考价值。

摘要：A time-to-digital convener （TDC） oaseo on a reset-tree anti anti-harmonic oelay-locKeo oop （DLL） circuit for wireless positioning systems is discussed and described. The DLL that generates 32-phase clocks and a cycle period detector is employed to avoid ＂false locking＂. Driven by multiphase clocks, an encoder detects pulses and outputs the phase of the clock when the pulse arrives. The proposed TDC was implemented in SMIC 0.18μm CMOS technology, and its core area occupies 0.7 x 0.55 mm2. The reference frequency ranges from 20 to 150 MHz. An LSB resolution of 521 ps can be achieved by using a reference clock of 60 MHz and the DNL is less than 4-0.75 LSB. It dissipates 31.5 mW at 1.8 V supply voltage.

摘要：设计了一款3~5GHz脉冲无线电超宽带（IR-UWB）的开关键控（OOK）发射机。电路由脉冲发生器、基于脉冲开/关的LC压控振荡器和输出驱动器组成,具有超低功耗和高传输速率。设计的电路采用SMIC 0.18μm CMOS工艺实现。仿真及测试结果表明,发射机最高传输速率达到500Mb/s,发射脉冲最大峰峰值达到590mV。该电路在满足FCC频谱规范时消耗的总电流约为0.26mA@40Mb/s,约12pJ/pulse。芯片核心尺寸为0.8mm×0.5mm。

摘要：商品检索是电商行业智能化发展的一个重要的问题.本设计实现了基于ZYNQ和CNN模型的服装识别系统.利用TensorFlow训练自定义网络,定点化处理权重参数.利用ZYNQ器件的ARM+FPGA软硬件协同的特点搭建系统,使用ARM端OpenCV进行图像预处理, FPGA端CNN IP进行实时识别. ARM与FPGA之间实现了权重可重加载结构,无需修改FPGA硬件而实现在线升级.系统采用fashion-minist数据集作为网络训练样本,根据系统资源配置CNN IP的加速引擎的数量来提高卷积运算的并行性.实验表明,本系统针对电商平台下的图片能够实时准确识别和显示,准确率达92.39%.在100 MHz工作频率下,图像处理速度每帧可达到1.361 ms,功耗仅为0.53 W.

摘要：为了满足视频信号传输的高实时性,提高无线信道的利用率,设计并实现了一种以专用视频压缩芯片ADV202实现视频信号压缩,并采用FPGA为信号复接单元的视频压缩与信号复接系统。系统中通过ADV202实现了基于JPEG2000的视频数据压缩,保证了信号传输的高实时性;并通过FPGA实现对压缩数据的复接,提高了无线信道的利用率。

摘要：实现了一种无需MCU的USB2.0设备控制器IP核。使用硬件电路代替传统单片机实现的MCU和固件功能,支持高速(480Mb/s)和全速(12Mb/s)传输。所设计的IP核在FPGA上经过了验证,结果表明它可以作为独立的模块用于SoC系统中。